基于FPGA的RAID控制卡实现及仿真研究*

首先介绍了基于FPGA的一种RAID控制卡的原理及系统设计、印刷电路板(PCB)的具体实现。由于板卡运行在66MHz总线时钟之上,必须考虑高频下电路的性能及电路的信号完整性等, 因而在PCB设计阶段对电路的仿真显得尤为重要。还将介绍基于IBIS模型的信号完整性仿真分析,并利用信号噪声分析软件(Hyperlynx)对高速电路设计中的PCB布局布线、匹配电阻设计和并行线串扰分析进行深入研究。根据仿真分析结果调整原设计,从而提高了信号质量,减少开发成本。     

基于FPGA的RAID控制卡实现及仿真研究

首先介绍了基于FPGA的一种RAID控制卡的原理及系统设计、印刷电路板(PCB)的具体实现.由于板卡运行在66MHz总线时钟之上,必须考虑高频下电路的性能及电路的信号完整性等, 因而在PCB设计阶段对电路的仿真显得尤为重要.还将介绍基于IBIS模型的信号完整性仿真分析,并利用信号噪声分析软件(Hyperlynx)对高速电路设计中的PCB布局布线、匹配电阻设计和并行线串扰分析进行深入研究.根据仿真分析结果调整原设计,从而提高了信号质量,减少开发成本.     

基于信号完整性的高速数据采集传输系统设计

高速PCB设计中必须面对信号完整性问题,并采取有效措施;基于信号完整性分析的高速PCB设计流程能够缩短产品开发周期,降低开发成本;根据这个流程设计了一个高速数据采集传输系统,仿真结果表明电路的信号完整性问题得到了改善,对数据采集系统的性能进行测试后表明AD的动态有效位数达到了10位;说明了在高速电路设计中采用基于信号完整性仿真设计是必要的,也是可行的。     

高速电路的信号完整性分析

介绍了高速PCB设计中的信号完整性概念以及破坏信号完整性的原因,从理论和计算的层面上分析了高速电路设计中反射和串扰的形成原因,并介绍了IBIS仿真。     

基于信号完整性分析的高速PCB设计

在高速PCB设计过程中,仅仅依靠个人经验布线,往往存在巨大的局限性。介绍利用Cadence软件对高速PCB进行信号完整性仿真。结合以CycloneⅡ为核心的远距离无线通信系统控制模块的PCB设计,利用Cadence的SPEEC-TRAQuest,提取器件的IBIS模型,确定关键信号线的拓扑结构,做信号完整性仿真。依靠仿真结果指导设计和制作,极大地提高了电路设计质量,缩短了研发周期。本文主要介绍反射和串扰仿真。     

高速PCB设计中的时序分析及仿真策略

详细讨论了在高速PCB设计中最常见的公共时钟同步(COMMONCLOCK)和源同步(SOURCESYNCHRONOUS)电路的时序分析方法,并结合宽带网交换机设计实例在CADENCE仿真软件平台上进行了信号完整性仿真及时序仿真,得出用于指导PCB布局、布线约束规则的过程及思路。实践证实,在高速设计中进行正确的时序分析及仿真对保证高速PCB设计的质量和速度十分必要。     

基于时域有限差分法的IBIS模型修正

针对高速电路设计中IBIS模型仿真精度较差问题,将时域有限差分算法与IBIS模型相结合。通过实验对高速PCB设计中常见的结构(完整接地面、狭缝和过孔)进行了信号完整性分析,结合时域有限差分法改进的波形、speed2000仿真波形与实际测量的波形三者之间的比较,结果表明该修正算法可以显著提高仿真模型的准确度,达到提高设计成功率,缩短研发周期,降低成本的功效。     

基于Sigrity在SDIO板级信号完整性仿真分析与优化

随着高集成度集成电路与高速板级印制电路的发展,板间通信频率已经达到GHz水平,传统板级电路设计方案已经无法普及到更高频率的电路设计。针对高速SDIO总线在板级的设计,基于Cadence Sigrity平台的信号完整性仿真,提出了一种针对SDIO总线的高速信号仿真方法,该方法对SDIO总线有较高的仿真参考意义,通过海思Hi3516EV200嵌入式平台的板级电路设计与仿真优化,对层叠结构、层叠顺序、走线长度、地过孔、过孔数目实验仿真,优化PCB设计,对S参数与时域图进行研究与分析,提出了一种SDIO总线的电路走线设计参考方法,通过理论分析与仿真实验论证了该方案的可行性与实用价值,填补了信号完整性仿真分析中对SDIO总线设计的空白。     

高速电路PCB及其电源完整性设计

详细分析了印刷电路板(PCB)的叠层结构设计,包括单板总层数,信号、电源及地层层数,尤其是信号、电源及地层的相对位置排列。具体研究了PCB的电源完整性设计,分析了高速电路中的电源分配网络(PDN)结构,得出PCB设计中可能影响电源完整性设计的因素。基于这些因素,进行了仿真分析,仿真结果验证了PCB电源完整性设计的可行性与合理性。     

高速PCB信号完整性仿真分析

随着PCB设计越来越复杂,设计周期越来越短,信号完整性仿真分析正变得越来越重要.本文简介了信号完整性针对的基本问题.介绍了基于信号完整性仿真分析的高速PCB设计方法,并结合一个高速PCB设计案例,给出仿真分析的流程和分析结果.     

基于Hyperlynx的高速数据传输板SI研究

电子设计领域的快速发展,使得由集成电路构成的电子系统速度越来越高,PCB板的信号完整性问题已经成为高速电子系统设计能否成功的关键。本文介绍了信号完整性仿真的流程,并利用集成电路的IBIS等仿真模型以及Hyperlynx仿真工具等,对高速数据传输板的时钟和数据等关键信号进行了详细的信号完整性后仿真分析,验证了该高速数据传输板PCB布线设计的正确性。在工程应用中,该高速数据传输板运行稳定可靠,满足设计要求。     

基于PCI Express的高速串行电路仿真研究

为了解决在基于PCI Express的高速串行电路中潜在的信号完整性问题,获得电路设计过程所需要的依据,对电路设计进行了预先验证.通过对高速电路相关理论的研究,结合工程实际,提出一套对基于PCI Express的高速串行电路仿真的方法.该方法可以对电路仿真过程中所存在的信号完整性问题进行分析,从而找出导致问题出现的具体...     

一种同步串口的设计与实现

数字信号处理器（DSP）是一种新型的、结构特殊的高速单片微处理器,在电子工业领域得到了越来越广泛的应用。在DSP应用系统设计中,必不可少的是各种通信接口的设计。介绍了一种DSP中的同步串口的系统级和行为级设计过程,采用Verilog硬件描述语言设计其同步电路,并通过NCverilog仿真工具进行了功能验证,保证了其设计正确性。文中的同步串口是采用IP核的方法设计的,可重用于不同DSP中,大大缩短产品的开发周期。     

异步电路的计算机辅助设计软件

异步电路由于没有时钟频率的限制,所以较同步电路有很多优点,其研究也越来越广泛,是未来解决计算机CPU设计的一种重要方案。异步电路的计算机辅助设计软件代表了异步电路当前研究的前沿,通过研究这些软件可以对异步电路的模型有更为深入的认识。论文整理列举了有关异步电路的63种软件工具,并将其分为设计、仿真、相关设计工具、前端设计、综合和验证6个方面。最后,在这些软件中选取两种设计软件对一个简单的例子进行了设计实现,以体现异步电路的设计特点。     

复杂电路仿真分析的两种实现方法研究

随着科学技术的不断进步，各种先进的电力电子产品层出不穷。对电路系统，尤其是结构复杂的电路进行功能分析和验证的时候，传统的以人工通过仪器调试为主的方法已经无法适应当今电子系统更新换代越来越快的要求。目前已有大量的专用或通用电力电子仿真软件应运而生，并得到了广泛应用。该文重点围绕复杂电路的分析计算总结出了对其进行仿真的两种实现方法：数学建模编程法及仿真软件模块图法，并提供了具体的仿真应用实例。实践证明这两种方法是准确、有效、通用性强的仿真方法。这些方法既适合于高等学校的相关实验开发与教学应用，也有助于工程技术人员从事电力电子系统，尤其是复杂电路的设计与开发。     

数据传输系统中PECL电平的接口设计

PECL电平是串行数据传输电路中经常采用的一种逻辑电平形式,本文首先介绍了PECL电平的电路实现与电气特性,给出了PECL电路之间以及PECL与别的逻辑电路在相互连接时经常采用的几种电路耦合形式,在此基础上,围绕PECL与LVPECL接口的实际例子,设计了一种交流耦合电路。实践表明,该电路设计是合理的。     

信号完整性分析及仿真

现代科技飞速发展,高速数字电路已成为主流。随着系统工作频率和集成度的提高,信号完整性问题在高速数字电路设计中是至关重要的问题,本文对信号完整性中的反射和串扰两个方面进行了研究,并采用Cadence_Allegro工具设计了简单的数字仿真电路进行仿真分析,分析了解决反射的四种方法和解决串扰的两种方法,并在实际设计电路中进行了实践,表明仿真结果和实际应用一致。     

Multiplexing ATE channels for production testing at 2.5 Gbps

We describe two versions of a multiplexing test system for multigigahertz devices. Our approach leverages test resources available in existing ATE, and achieves higher rates with added multiplexing logic. In the prototype, 32 high-speed differential-pair signals each support data at 2 Gbps to 2.5 Gbps. An updated system uses water cooling to better maintain the test electronics temperature. This system also has improved relays for better signal integrity, and better embedded calibration circuits to obtain stable operation at 2.5 Gbps. The production version is scalable to as many as 144 high-speed differential-pair signals. Integral to the design are embedded circuits that support automated, accurate timing calibration with 10-ps resolution.     

Simulation analogique d'un convertisseur electrique statique a l'aide d'un claculateur reversible

The use of a classical DC analog computer in power electronics is not new, although its structure is not well adapted to the study of such circuits. We present here a new type of simulation, using reversible computing blocks, which is superior in flexibility and efficiency. Simulation results are shown for a chopping circuit.