基于VHDL语言的交通控制器设计

该文介绍了一种基于VHDL语言的交通控制器设计,以QuartusII为软件开发平台,文中重点介绍该交通控制器的设计原理、设计步骤。在此基础上给出了基于VHDL硬件描述语言的系统实现源代码以及仿真结果,通过仿真结果进一步验证了该交通控制器方案的正确性,从而展示VHDL语言的强大结构和优秀特性。     

CPLD在图像采集与控制中的应用

该文详细介绍了基于CPLD/FPGA技术的视频图像采集与控制的软硬件设计方法及实现方案。在该设计中,CPLD/FP-GA的主要功能是完成视频图像采样,对图像信号进行动态检测。本设计中的主控制器采用了ALTERA公司的CPLD芯片EPM7128SLC84,采用VHDL作为硬件描述语言,但是所编写的VHDL源程序既适用于CPLD器件,又适用于FPGA器件。     

基于VHDL的FIR低通数字滤波器设计与仿真

以FIR数字滤波器的设计为例,介绍了使用VHDL硬件描述语言进行数字逻辑设计的过程和方法,给出了在Quartus Ⅱ的集成开发环境下的相应VHDL代码,并且利用Quartus Ⅱ内部的仿真器对设计进行了脉冲响应仿真和验证。     

基于VHDL的运货小车玩具控制系统的设计

采用VHDL语言设计的运货小车玩具控制系统,用硬件描述语言实现对运货小车的功能设计,以抽象的语言设计替代传统的电路设计,合理地利用EDA的硬件资源和软件资源,方便地增加或改变控制功能,提高操作的灵活性,此外,利用Max+PlusⅡ软件软件可以完成设计输入、元件适配、功能仿真、编程下载整个流程,提高了系统的设计效率和正确性。     

面向处理器的系统级模拟、仿真及调试技术——基于软硬件协同设计的新方法

基于软硬件协同设计技术提出了基于系统的模拟仿真和调试方法（SSED）,其基本思想是：在模拟和仿真时建立真实的运行环境;利用可重定目标编译器和汇编器生成将C应用程序转换成汇编语言、执行代码及模拟和仿真的输入向量;利用时间模型进行汇编级调试;对运行结果进行分析。利用该方法设计Jbcore16的过程说明,该方法可进一步加速处理器的逻辑验证,方便对处理器设计的调试。     

Architecture-directed refinement

As critical computer systems continue to grow in complexity, the task of showing that they execute correctly becomes more difficult. For this reason, research in software engineering has turned to formal methods, i.e., rigorous approaches to demonstrating the correctness of software systems. Unfortunately, the formal methods currently used in the design of concurrent systems do not provide any mechanisms for specifying and reasoning about the mapping of software to hardware. As a result, architectural constraints, even though they play an important role in the design process, are left out of the formal framework. We show how to state architectural constraints in a formal notation, how to prove that programs are allocated correctly to the underlying architecture, and how to factor architectural considerations into a program derivation process which uses a mixture of specification and program refinements. The approach is illustrated by the derivation of two related programs that solve the same problem but are designed to work on distinct architectures     

基于VHDL的运货小车玩具控制系统的设计

采用VHDL语言设计的运货小车玩具控制系统,用硬件描述语言实现对运货小车的功能设计,以抽象的语言设计替代传统的电路设计,合理地利用EDA的硬件资源和软件资源,方便地增加或改变控制功能,提高操作的灵活性,此外,利用Max＋PlusⅡ软件软件可以完成设计输入、元件适配、功能仿真、编程下载整个流程．提高了系统的设计效率和正确性。     

Experience with logical code analysis in software maintenance

Formal program specification and logical analysis are often used for program derivation and proofs of correctness. The basic tools include the logic of predicate calculus and Dijkstra's weakest precondition calculations. Recent work has shown that these tools are also very useful in the maintenance phase of the software life-cycle. This paper reports experience working with software maintenance teams to apply formal methods. Formal logical analysis is invaluable for isolating defects, determining code corrections, eliminating side-effects, and code re-engineering. Logical analysis works well in software maintenance because many defects can be isolated to small segments of code. These small segments can then be analyzed manually or with code analysis tools. The result is lowered software maintenance costs due to the benefits of defect prevention, reduction of code complexity metrics, productivity improvements, and better specifications and documentation. It would be beneficial to use logical code analysis in the earlier phases of the software life-cycle, such as quality assurance and inspection.     

可编程保护测控功能通用性设计与实现

介绍了保护测控装置中可编程保护测控功能的概念、应用场景及实现要求,提出适用于不同软硬件平台的可编程功能通用化设计方案.在分析可编程功能与保护测控装置标准或通用功能之间的数据接口及其描述方法的基础上阐述了编程语言的设计以及用户程序转换为中间代码和目标代码的实现方法,讨论了装置虚拟机通过构造逻辑堆栈高效地执行用户程序的过程,并提出了配套图形化编程工具软件的实现思路.该方案为保护测控装置提供了灵活的通用化二次可编程接口.     

实时嵌入式系统协调设计的行为验证模型

嵌入式系统协调设计中，通常采用协同验证方法检验系统设计的正确性，目前比较常用的验证手段有行为验证和基于处理器结构的指令集模拟．指令集模拟从底层时序关系模拟CPU功能，通过建立与硬件模拟器连结关系来验证软硬件接口．指令集模拟的主要特点是模拟精度高，但模拟速度慢，对于不同的CPU结构需要构造不同的指令集模拟器．文中研究一种基于RTOS实时嵌入式系统行为验证模型，通过扩展RTOS功能，建立RTOS软件模拟器，实现RTOS模拟器和VHDL／VerilogHDL协同模拟交互．RTOS模拟器把嵌入式软件功能代码、CPU接口代码以及定制硬件驱动代码分开，实现嵌入式软件设计与硬件平台的弱相关，从更高层次验证系统功能。     

用XYZ／E语言描述和验证硬件的行为

本文考虑用时态逻辑语言ＸＹＺ／Ｅ描述硬件行为的可行性．作为实例，用ＸＹＺ／Ｅ语言描述了一个基于微处理器的容错计算机系统，这种描述可以在ＸＹＺ系统上执行，从而可对系统进行模拟．特别有意义的是利用ＸＹＺ／ＶＥＲＩ验证子系统对所期望的性质进行了形式化证明．本文还将ＸＹＺ／Ｅ描述与相应的ＶＨＤＬ（ＶＨＳＩＣｈａｒｄｗａｒｅｄｅｓｃｒｉｐｔｉｏｎｌａｎｇｕａｇｅ）描述进行了比较．从中可以看出时态逻辑语言的描述具有其独特的优点.