FPGA 可编程逻辑单元测试方法研究磁

FPGA 是广泛应用于集成电路设计,片上系统等多领域,随着 FPGA 的广泛应用,对其可靠性的要求也越来越高,由于其结构和功能复杂,其测试难度和成本也随之增加。文章简要介绍了 SRAM 型 FPGA 的逻辑单元（LE）的结构,提出了一种基于扫描链的逻辑资源遍历测试方法。以 Altera 公司 FPGA 为例,简述了在超大规模集成电路测试系统CAT T‐400上实现 FPGA 在线配置和功能测试方法。     

DSP＋FPGA系统中FPGA的动态重构设计

通过DSP外部高速EMIF总线,在Slave Serial（从串）配置模式下实现了FPGA芯片的在线动态重构,从而实现了在DSP＋FPGA系统中在不同情况下调入不同逻辑完成不同算法,使系统具有很好的灵活性和可扩充性。     

FPGA可编程逻辑单元测试方法研究

FPGA是广泛应用于集成电路设计,片上系统等多领域,随着FPGA的广泛应用,对其可靠性的要求也越来越高,由于其结构和功能复杂,其测试难度和成本也随之增加。文章简要介绍了SRAM型FPGA的逻辑单元(LE)的结构,提出了一种基于扫描链的逻辑资源遍历测试方法。以Altera公司FPGA为例,简述了在超大规模集成电路测试系统CATT-400上实现FPGA在线配置和功能测试方法。     

一种 FLEX 系列 FPGA 测试建模方案磁

目前常用的 FPGA 器件测试方法为基于实际应用的编程测试方法,其关键在于选择什么样的测试模型。论文在研究了 FPGA 器件的结构和工作原理的基础上,提出一种可行性强、覆盖率高的测试模型建立方案,对逻辑单元、嵌入式阵列和 I／O 双向管脚的覆盖率可达100％,且功能简单、结构清晰,易于模拟测试向量和故障定位。     

一种FPGA验证与测试的方法介绍

如何快速开发FPGA测试平台以实现FPGA验证与测试是本文的研究重点。基于PC、ATE与自制应用型DUT板,对FPGA验证与测试开发技术进行研究。PC主要完成测试程序下载与调试验证工作,自制应用型DUT板实现对FPGA的配置,ATE等待FPGA配置完成后进行信号输入与输出验证。基于该理论对Xilinx公司的XC2S200进行了实验,实验表明该方法可行并能快速实现测试开发与芯片验证,且具有很好的通用性,可用于其他FPGA芯片的测试、研究与验证。     

一种FLEX系列FPGA测试建模方案

目前常用的FPGA器件测试方法为基于实际应用的编程测试方法,其关键在于选择什么样的测试模型。论文在研究了FPGA器件的结构和工作原理的基础上,提出一种可行性强、覆盖率高的测试模型建立方案,对逻辑单元、嵌入式阵列和I/O双向管脚的覆盖率可达100%,且功能简单、结构清晰,易于模拟测试向量和故障定位。     

边界网关协议BGP-4的一致性测试

边界网关协议是在全球因特网上，用来在自治系统间的传递路由信息的域间路由协议。边界网关协议（BGP－4）的一致性测试，是国家高速信息示范网路由协议测试项目的重要组成部分。文中介绍了通讯协议的一致性测试方法，并结合BGP－4的一致性测试进行测试方法的实践与研究。针对GBP协议的不同部分的测试，介绍了不同的测试方法以及测试系统和测试环境的设计与构造。     

FPGA单倍线测试方法研究

二十一世纪,计算机技术得到了进一步提高与普及,并已应用于各个行业中,半导体集成电路技术在这一背景下也有了空前发展。用计算机软件来进行FPGA测试方法的设计,使现场可编程门阵列（FPGA）的测试效率得到极大提高。采用美国Xilinx公司的Xilinx软件进行FPGA单倍线资源的测试方法设计,用Visual C＋＋软件进行编程生成测试文件,实现FPGA单倍线资源测试。     

卷积神经网络SIP微系统实现

近年来,微电子技术进入到纳电子/集成微系统时代,SIP（System in Package）和SOC（System on Chip）是微系统实现的两种重要技术途径;基于神经网络的深度学习技术在图形图像、计算机视觉和目标识别等方面得以广泛应用。卷积神经网络的深度学习技术在嵌入式平台的小型化、微型化是一项重要研究领域。如何将神经网络轻量化和微系统相结合,达到性能、体积和功耗的最优化平衡是一难点。介绍了一款将SIP技术和基于FPGA的卷积神经网络相结合的微系统实现方案,它以Zynq SOC和FLASH、DDR3存储器为主要组成,利用SIP高密度系统封装技术进行集成,在其中的PL端（FPGA）采用HLS来设计CNN（Convolutional Neural Network,卷积神经网络）中的卷积层和池化层,生成IP核,分时复用构建微系统,设计实现了Micro_VGGNet轻量化模型。测试采用MNIST手写数字数据集作为训练和测试样本,该微系统能够实准确识别手写数字,准确率达到98.1%。体积仅为30 mm×30 mm×1.2 mm,在100 MHz工作频率下,?图像处理速度可达到20.65 FPS,功耗仅为2.1 W,实现了轻量化神经网络微系统的多目标平衡（性能、体积和功耗）。     

RFID标签加密算法设计及FPGA实现

为提高超高频射频识别(RFID)系统的安全性,需在RFID标签芯片中集成必要的加密算法.为此,通过分析Grain-128加密算法的工作原理和在实际应用中的使用方法,设计算法的硬件架构,并采用VHDL语言编写,在现场可编程门阵列(FPGA)芯片上进行实现.实验结果表明,该算法共需384个时钟周期产生可供加解密的密钥流,仅占用54个Slices的FPGA逻辑资源,可用于在RFID标签芯片中进行安全加密.     

针对FPGA密码芯片的近场差分电磁分析攻击

为探究现场可编程门阵列（FPGA）密码芯片运行时电磁辐射造成的涉密信息泄漏情况,研究了互补金属氧化物半导体（CMOS）电路直接电磁辐射的原理,构建了FPGA密码芯片的近场电磁辐射模型。根据这个模型,探讨了近场电磁辐射测量点的选取,采用电磁扫描的方法解决了电磁探头在FPGA表面电磁信号采集的定位问题。此外,在阐释了差分电磁分析（DEMA）攻击原理的同时,完成了高级加密标准（AES）的FPGA电路设计,针对FPGA密码系统的DEMA攻击实验表明,通过电磁扫描找到最佳测量点,在42 000个样本的条件下能成功破解AES密码电路的128 bit密钥。     

用于DVB-S的全数字QPSK解调器方案

根据Digital Video Broadcasting-Satellite（DVB-S）标准,设计了一种结构简单、算法易于FPGA硬件实现、可纠频偏范围大、性能较稳定的全数字正交相移键控调制（Quadrature Phase Shift Keying,QPSK）解调器系统实现方案,经过企业FPGA硬件平台调试,已被某商业产品采用。     

粒子群优化算法的硬件实现及其性能分析

介绍量子粒子群优化（QPSO）算法的硬件实现方法并对其进行性能分析。将QPSO算法应用于现场可编程门阵列开发板,并对比了不同硬件实现方式的运算速度和资源耗费。采用硬件并行和流水技术缩短算法的运算时间,仿真结果表明,硬件化QPSO的运算时闻为原Matlab中运算时间的0．032％。     

基于FPGA和ARM的多用户测试系统

针对现有异步转移模式测试仪器通用性弱、成本高等局限性,设计基于现场可编程门列阵和嵌入式ARM的多用户测试系统。采用基于Web的监控台,使得用户只要接入网络就能通过Web页面对待测设备进行测试,从而解决专用测试仪表不能多地多人同时测试的问题。测试结果表明,该设计具有体积小、成本低、设计灵活等特点,可以满足专用高速传输和交换设备的测试需求。     

一种SEU硬核检测电路的设计与实现

现有的现场可编程门阵列(FPGA)芯片在进行单粒子翻转(SEU)检错时,只能针对FPGA配置单元进行周期性重复擦写而不能连续检错纠错。为此,设计一种能连续检测SEU错误并实时输出检错信息的硬核检测电路。该设计改进传统FPGA芯片的数据帧存储结构,能对芯片进行连续回读循环冗余校验(CRC)。在FDP3P7芯片上的流片实现结果表明,该电路能在50 MHz工作频率下连续对芯片进行回读CRC校验,并正确输出SEU帧检错信息。     

基于FPGA的关键词识别系统实现

随着微电子技术的高速发展,基于片上系统SOC的关键词识别系统的研究已成为当前语音处理领域的研究热点和难点。运用Xilinx公司ViterxII Pro开发板作为硬件平台,结合ISE10.1集成开发环境,完成了语音帧输出、MFCC、VQ和HMM等子模块的设计;提出了一种语音帧压缩模块架构,有效实现了语音帧信息到VQ标号序列的压缩,实现了由语音帧压缩模块和HMM模块构建的FPGA关键词识别系统。仿真实验结果表明,该系统具有较高的识别率和实时性,为关键词识别系统的FPGA硬件电路的实现研究提供了实例。     

基于PDIUSBD12的USB通信速率优化

针对通用串行总线(USB)开发中通信速率实际值与理论值相差较大的问题,分析USB接口器件PDIUSBD12及USB协议本身的特点,分别从数据交换方式与主机侧驱动等方面对USB通信速率进行优化。介绍利用Flash型FPGA实现适用于LPC2200系列器件外扩存储器总线的直接存储器访问控制器。实验结果表明,USB通信速率的优化可以大幅度提高基于PDIUSBD12的USB数据传输速率。     

一种融合FPGA和ISS技术的软硬件协同验证方法

建立了一种基于硬件加速器FPGA 和指令集模拟器ISS对嵌入式系统功能进行软硬件协同验证的方法。针对此方法的实现,分析了协同验证过程中软硬件交互技术,并给出总线功能模型BFM结构及其实现方法。经实例验证分析表明,基于FPGA和ISS的协同验证方法,在对嵌入式应用系统验证中与其他几种常用方法比较具有较明显的优势。