T-Minicore嵌入式时间可预测操作系统的设计与实现

目前学术界对时间可预测性尚无统一定义,而时间可预测系统研究也主要集中在体系结构层和编程语言层。根据目前认可度较高的时间可预测性定义,提出对时间可预测性系统进行粒度划分,并基于执行流服务体操作系统模型提出满足LET模型的服务粒度时间可预测操作系统T-Minicore。之后通过理论分析证明了改进的通信方式具有时间可预测性,最后通过实验证明运行在该操作系统上的应用具有时间可预测性特性。     

一种新型的构件化操作系统的内核设计

采用构件化模型是当前操作系统设计新的发展趋势.构件化操作系统设计的关键技术集中反映在其内核的设计与实现中.本文首先介绍已有的内核结构以及操作系统新的抽象--服务体/执行流模型(SEFM),进而介绍基于SEFM的构件化操作系统Minicore中内核(核心服务体)的设计技术.最后以实际的测试数据验证了所采用技术的有效性.     

服务体模型与操作系统内核设计技术

操作系统内核通常分为宏内核和微内核两类,前者可扩展性与可维护性很差,而后者效率低下,缺乏实用性服务体模型是一种新型的操作系统构造模型,该模型使其存储抽象与运行抽象相分离,并采用一种新的基于消息推动的通信机制,既保持了微内核模型灵活和可扩展性,又具有很高的运行效率．MiniCore是基于服务体模型的一个原型操作系统,通过将该操作系统应用于路由器硬件实验平台,以实例说明了所提出操作系统构造模型的优越性．     

Minicore3.0操作系统上的Linux二进制兼容运行环境

首先介绍基于服务体/执行流模型的操作系统Minicore的基本特征,进而详细讨论了如何利用内核态功能实现二进制Linux应用代码的高效兼容运行方法,以及Minicore中Linux运行环境服务体设计的关键技术和解决方案,并给出了实验测试数据以说明所提出技术的有效性.     

基于服务体模型的安全操作系统中的通信与安全控制

在介绍基于执行流／服务体的操作系统模型的基础上，重点讨论了基于该模型的安全操作系统中的通信机制及其安全控制．分析了通信可能受到的威胁，并给出了相应的对抗方法．从而简便有效的保证了操作系统的安全性．     

小型微内核操作系统内核模型设计与实现

微内核操作系统模型为操作系统教学提供了基本功能和应用需求,同时也是学习操作系统模型的基础。为实现微内核模型特设计了一个运行在VMWARE虚拟机上的微内核结构的小型操作系统模型,简单描述了键盘输入模块、屏幕显示模块、中断模块和TTY控制模块等的设计与实现。本系统模型的设计与实现将有利于从微观上观察操作系统的行为特征,更好地学习、理解和实践微内核机制。     

基于服务体/执行流模型的操作系统

介绍一种新的操作系统抽象模型——服务体/执行流模型(SEFM)。在该模型中,数据存储抽象与数据运算抽象相互分离,计算模型直接对应于物理CPU执行程序的过程。给出一个基于SEFM的操作系统——MiniCore的功能结构。该系统与其他主流操作系统进行比较测试的结果表明,MiniCore的同步消息通信与Linux管道通信相比效率高出3倍多,比Win98管道高出62倍多,MiniCore的网络通信效率与Linux相当。通过不同负载下视频解码播放的时延分布可以看出,MiniCore比Linux具有更好的实时性。     

微内核完整性保障研究与应用

为了避免安全操作系统中访问控制机制被篡改、绕过,提出利用微内核多服务器结构为安全核完整性提供保障.微内核提供的进程隔离和消息传递机制使得各个服务进程独立运行,通过受控的消息机制进行交互,有效保证了各个模块的完整性.微内核结构的简单性和模块化为形式化验证奠定了基础.原型系统Nutos利用Flask安全体系结构为用户提供灵活多策略的强制访问控制,由微内核多服务器结构为Flask中的安全服务器和引用监控器提供完整性保障,确保安全策略的正确实施.     

嵌入式实时操作系统的分析评测方法

使用WCET(Worst-case execution time)分析工具Bound-T,分析典型实时操作系统(RTMES和uClinux)的关键模块代码,在系统运行在硬件上之前分析其机器码,给出整体系统的最坏执行时间.在系统的WCET达到要求之后,再通过实验使用benchmark,评测操作系统的典型实时性能指标,给出两个嵌入式实时操作系统的实时性能对比,并分析RTEMS(Real Time Executive for Multiprocessor Systems)的优势所在.     

面向数据流的ROS2数据分发服务形式建模与分析

机器人操作系统（Robot Operating System,简称ROS）是一种开源的元操作系统,能够在异种计算簇上提供基于消息机制的结构化通信层,为改善ROS1中存在的数据分发实时性、可靠性问题,ROS2提出了面向数据流的数据分发服务机制,本文采用概率模型检验的方法,分析、验证ROS2系统数据分发机制的实时性和可靠性,首先提出了一种面向数据流的ROS2数据分发服务的形式化验证框架,并对通信系统模块建立概率时间自动机模型;其次,运用概率模型检测器,通过数据丢失率和系统响应时间等参数分析、验证ROS2面向数据流的数据分发服务的实时性、可靠性.最后基于重传机制、服务质量（Quality of Service,简称QoS）策略分析,通过设置和调整服务质量参数,实现不同的数据需求和传输方式的量化性能分析,为ROS2应用的设计人员以及基于数据流的分布式数据分发服务的形式化建模、验证和量化性能分析提供参考.     

实时系统最坏执行时间分析*

实时系统开发过程中必须强调时间的重要性和支持时间的可预报性。最坏执行时间分析与可调度性分析构成了实时系统时间方面操作可信的基础。最坏执行时间分析计算任务执行时间的上界,这些任务的上界用来分配正确的CPU时间给实时任务。最坏执行时间是可调度分析工具的输入,可调度分析决定了一组任务在一个给定的目标系统下是否可调度。对最坏执行时间分析方面的研究进行了综述,给出在这一领域所取得的进展。 还讨论了在最坏执行时间分析方面存在的问题,给出了将来的研究方向。     

基于模型驱动的实时嵌入式系统

随着实时嵌入式系统的功能越来越复杂,现有的软硬件分离、软硬件协调等实时系统设计方法已经无法满足其系统实现的要求.本文根据模型驱动开发架构MDA和模型集成开发MIC的核心思想,将时间语义结合服务体/执行流（Servant/Exe-Flow Model,简称SEFM）模型,提出了一种基于模型驱动的实时系统设计方法.首先,本文给出了SEFM模型的元模型表达系统的抽象语义,同时使用XML语言和框图语言来描述SEFM模型的具体语法.结合XML解析技术,根据同一抽象语法的不同具体语法能够相互转化,实现了框图语言的代码生成,最后以实时跟车系统设计方案表明该系统实现方法的可行性和正确性.     

面向WCET分析的实时多核体系结构研究

随着工艺技术的发展以及嵌入式实时应用范围的不断扩大和需求的不断提升,多核处理器必将凭其高性能和低功耗特性应用到嵌入式实时领域中。但是,多核处理器体系结构很难甚至无法满足实时系统的实时限制和对WCET的可预测性要求。从多核中的共享资源入手,分析多核中的片上共享资源（共享Cache、片上互连）和片外共享资源（片外存储）对WCET分析的影响,探讨了各种干扰下的WCET分析方法。介绍了两种多核WCET分析模型：多核静态WCET分析模型和多核混合WCET分析模型;同时,针对嵌入式实时应用提出了多核设计原则。     

Design and analysis of SIC: a provably timing-predictable pipelined processor core

We introduce the strictly in-order core (SIC), a timing-predictable pipelined processor core. SIC is provably timing compositional and free of timing anomalies. This enables precise and efficient worst-case execution time (WCET) and multi-core timing analysis. SIC’s key underlying property is the monotonicity of its transition relation w.r.t. a natural partial order on its microarchitectural states. This monotonicity is achieved by carefully eliminating some of the dependencies between consecutive instructions from a standard in-order pipeline design. We present a formal proof framework based on satisfiability modulo theories that is able to automatically verify SIC’s timing predictability. SIC preserves most of the benefits of pipelining: it is only about 6–7% slower than a conventional non-strict in-order pipelined processor. Its timing predictability enables orders-of-magnitude faster WCET and multi-core timing analysis than conventional designs.

     

信息物理系统实时任务WCET的研究

信息物理系统（CPS）是最近几年才出现的一个新的交叉领域的研究概念,它被普遍认为是计算机信息处理技术史上的下一次革命,将会改变人与现实物理世界之间的交互方式,具有广泛的应用前景。简要介绍了CPS的概念、一些新的特性。研究了CPS实时性方面的最坏执行时间（WCET）分析的组成部分、获取方法和计算算法,并比较了几种算法的优劣,列举了这一领域一些研究进展,讨论了WCET分析这一领域中存在的问题,给出了将来的研究方向。     

Adapting TDMA arbitration for measurement-based probabilistic timing analysis

Critical Real-Time Embedded Systems require functional and timing validation to prove that they will perform their functionalities correctly and in time. For timing validation, a bound to the Worst-Case Execution Time (WCET) for each task is derived and passed as an input to the scheduling algorithm to ensure that tasks execute timely. Bounds to WCET can be derived with deterministic timing analysis (DTA) and probabilistic timing analysis (PTA), each of which relies upon certain predictability properties coming from the hardware/software platform beneath. In particular, specific hardware designs are needed for both DTA and PTA, which challenges their adoption by hardware vendors.This paper makes a step towards reconciling the hardware needs of DTA and PTA timing analyses to increase the likelihood of those hardware designs to be adopted by hardware vendors. In particular, we show how Time Division Multiple Access (TDMA), which has been regarded as one of the main DTA-compliant arbitration policies, can be used in the context of PTA and, in particular, of the industrially-friendly Measurement-Based PTA (MBPTA). We show how the execution time measurements taken as input for MBPTA need to be padded to obtain reliable and tight WCET estimates on top of TDMA-arbitrated hardware resources with no further hardware support. Our results show that TDMA delivers tighter WCET estimates than MBPTA-friendly arbitration policies, whereas MBPTA-friendly policies provide higher average performance. Thus, the best policy to choose depends on the particular needs of the end user.     

Code Analysis for Temporal Predictability

The execution time of software for hard real-time systems must be predictable. Further, safe and not overly pessimistic bounds for the worst-case execution time (WCET) must be computable. We conceived a programming strategy called WCET-oriented programming and a code transformation strategy, the single-path conversion, that aid programmers in producing code that meets these requirements. These strategies avoid and eliminate input-data dependencies in the code. The paper describes the formal analysis, based on abstract interpretation, that identifies input-data dependencies in the code and thus forms the basis for the strategies provided for hard real-time code development. This work has been supported by the ARTIST2 Network of Excellence on Embedded Systems Design of IST FP6. Raimund Kirner is an assistant professor in computer science in the Real-Time Systems Group of the Vienna University of Technology. He received a Master's degree in computer science and a doctoral degree in technical sciences both from the Vienna University of Technology in Austria in the years 2000 and 2003, respectively. His research interests include worst-case execution time analysis, compiler support for worst-case execution time analysis, and the verification of real-time systems. Peter Puschner is a professor in computer science at Vienna University of Technology. His main research focus is on worst-case execution time (WCET) analysis for real-time programs. Puschner has been working on WCET analysis for more than ten years and has strongly influenced the state of the art in this field. He has published numerous papers on WCET analysis and software/hardware architectures supporting temporal predictability. He was a guest editor for the special issue on WCET analysis of the Kluwer International Journal on Real-Time Systems and chaired the program committee of the IEEE International Symposium on Object-oriented Real-time distributed Computing in 2003 and the Euromicro Real-Time Systems Conference in 2004. In 2000/2001 Peter Puschner spent one year as a Marie-Curie research fellow at the University of York, England.     

同步语言的时间可预测多线程代码生成方法

能够提供更强计算能力的多核处理器将在安全关键系统中得到广泛应用.但是,由于现代处理器所使用的流水线、乱序执行、动态分支预测、Cache等性能提高机制以及多核之间的资源共享,使得系统的最坏执行时间分析变得非常困难.为此,国际学术界提出时间可预测系统设计的思想,以降低系统的最坏执行时间分析难度.已有研究主要关注硬件层次及其编译方法的调整和优化,而较少关注软件层次,即时间可预测多线程代码的构造方法以及到多核硬件平台的映射.本文提出一种基于同步语言模型驱动的时间可预测多线程代码生成方法,并对代码生成器的语义保持进行证明;提出一种基于AADL(Architecture Analysis and Design Language)的时间可预测多核体系结构模型,作为本文研究的目标平台;最后,给出多线程代码到多核体系结构模型的映射方法,并给出系统性质的分析框架.