基于Nios Ⅱ的嵌入式高速逻辑分析仪

文章介绍了如何在Cyclone芯片中嵌入和定制NiosⅡ软处理器,嵌入触发模块、数字锁相环和数据缓存模块,从而设计高速逻辑分析仪.分析仪能够采集速率高达50MBs的8路逻辑信号,并用LCD显示波形.也能够与PC机实时通信和数据传榆,用PC机完成对所测逻辑信号的存储、处理和显示.     

TKScope DK9嵌入式智能仿真开发平台独创的技术引领DSP与ARM开发工具的新模式

TKScope DK9是广州致远电子有限公司2009年隆重推出的一款高性能综合仿真开发平台,支持DSP和ARM内核的仿真调试,同时内嵌32路专业逻辑分析仪。TKScope DK9仿真器支持双JTAG端口,能够同时完成TI DSP与不同厂家ARM内核的仿真调试,让用户系统级调试更简便。TKScope DK9内嵌32路专业的逻辑分析仪,既可独立运行,只当作逻辑分析仪来使用;也可与仿真模块同时运行,在仿真DSP的同时,使能逻辑分析仪功能,让用户在仿真的同时也可以观察总线上的信号。     

基于FPGA的虚拟逻辑分析仪设计

逻辑分析仪用于涉及大量信号或复杂的触发器要求的数字测量,但是以往的独立式逻辑分析仪不仅结构复杂,而且价格昂贵.介绍了一种基于FPGA的虚拟逻辑分析仪的工作原理和设计方法,重点阐述了虚拟逻辑分析仪的硬件电路设计和软件设计部分.     

逻辑分析仪及其应用

<正> 一、概述电子设计已经从原始的模拟设计转移到了有许多数字信息的电路设计。因此测试仪器也应作相应的改变。曾被誉为七十年代国际上重大科技成就之一的“逻辑分析仪”就是为了适应这种改变。它是当今在国际上发展很快,应用很广的数字测量仪器,就像示波器万用表那样应用已普及于电子世界。什么是逻辑分析仪?逻辑分析仪是这样的仪器,它能同时检测多个通道(可多至100多个通道)的单脉冲、非周期信号并具有多种触发功能,可看到发生在触发信号之前     

袖珍逻辑分析仪的研究

本文提出了一种可以广泛适用于数字系统调试的,特别是计算机调机的新型仪器——袖珍逻辑分析仪。它是以改变我国数字系统调试目前所采用的传统测量设备和测量方法为目的,并从这些传统测量设备的使用分析出发,以实际测量对象的特点和测量的实际需要为基础而研制出来的。 文中介绍了袖珍逻辑分析仪样机的功能、技术指标、基本结构和原理、以及电路和组装等问题。 文章在最后部分着重论述了袖珍逻辑分析仪的改进设想和发展方向,其中特别指出了积木式结构是分析仪的一个重要发展方向,同时也就半分析仪的积木式外插件结构和多分析仪的积木式联接方式提出了一定的看法。     

数据选择器在时序电路的应用开拓

<正> 数据选择器又称多路选择器或多路开关,它是一种主要由与或非门阵列组成的单片集成电路,在选择控制信号作用下,从多路数据输入中选择其中一路数据输出。目前数据选择器已发展成为一种多功能器件,在组合电路中得到了广泛应用,特别是它在近代数字技术中,还可以作为通用逻辑模块,用来实现任意组合     

八线存贮示波器

<正> 目前,微机控制系统和其它数字系统的应用愈来愈广,这些系统中信号一般都是非周期性的。即使有些周期性信号,其周期都较长,而且波形也复杂,普通示波器已无法满足系统开发和调试的需要。为此,我们制作了一套存贮示波器。这套存贮示波器相当于一台简单的逻辑状态分析仪,可作为一般数字系统开发调试的测试设备,其价格比逻辑示波器低得多。     

基于PC的个人逻辑分析仪设计

随着数字系统和计算技术的发展．逻辑分析仪在高速硬件逻辑测试和软件状态分析中显得尤其重要。由于目前台式逻辑分析仪的价格比较昂贵，使得它不能普遍应用于教学和科研实践中。本文介绍一种基于PC机增强型并行口的个人逻辑分析仪设计技术。该技术充分利用PC机的丰富资源．通过增强型并行口．采用现场可编程门阵列的在系统可重构技术和面向对象的软件设计方法．实现数字域的逻辑分析功能．其特点灵活、便携。此仪器可广泛应用于电子对抗、雷达、通信以及教学实验等数据域的测试与分析。     

改进的数字Costas环设计与实现

为解决传统Costas环在多路载波提取中占用资源量大以及在数字下变频中消耗现场可编程门阵列资源过多的问题,提出一种采用逻辑控制模块代替直接数字合成器模块的方法,设计并实现数字Costas环路.该方法适用于阵列雷达信号等多路载波信号处理,能够实现环路载波的快速提取,节约25％的硬件资源.     

离散Walsh变换在数字多路选择器网络设计中的应用

研究了离散Walsh变换在数字多路选择器网络设计中的应用,提出了基于Walsh谱技术方法的多路选择器网络计算机辅助设计理论和算法,并给出了应用实例。从给出的应用实例可以看出,利用这种方法,可以使待设计的多路选择器树形网络实现最小化或接近最小化;并且可以看出,该方法是有效的,适用于多路选择器树形网络的计算机辅助设计。利用CMOS电路实现了4选1数据选择器模块和所设计的最小化的多路选择器网络。HSPICE仿真结果表明所设计的电路具有正确的逻辑功能。     

简易适用的逻辑分析仪与多用信号源

<正> 本刊1983年第11期介绍了成都电讯工程学院唐婉山同志的简易适用的逻辑分析仪,解决了示波器观察多路信号的问题。若在原电路上再增加十个开关、四个同相三态器件(如SD301)和一个时钟振荡器等就可组成多用信号源:可编2~8种信息,可变频率为(1～4)     

基于FPGA的瞬变存储技术的研究

在用逻辑分析仪测试数字系统时,为了提高逻辑分析仪的分辨力,会产生采样频率、存储容量与采样时间窗口宽度之间的矛盾.介绍了一种瞬变存储的方法(即在采样信号发生变化的时候存储,不发生变化的时候仪记录不变的采样时钟数),有效地解决了这个矛盾,提高了逻辑分析仪的分辨力,并给出了总体模块的程序设计及总的时序仿真图.     

基于PXA255的嵌入式逻辑分析仪设计与研究

市场上常规的逻辑分析仪可移植性差、价格昂贵,使得这类仪器不能普遍应用于教学和科研实践中与各类硬件开发装置配合实现同步检测。介绍了一种嵌入式逻辑分析仪,该装置可嵌入到任意具有硬件测量功能的装置中。系统有效地将FPGA与PXA255微处理器的特点结合在一起,实现数字域的逻辑分析功能,其特点灵活,可移植性强,具有很高的实用性。     

虚拟逻辑分析仪的配套教辅板开发

逻辑分析仪(Logic Analyzer)是数字系统设计人员和研发人员必备的常用工具,如何让学生充分投入到实验中在有限的实验时间内掌握相关知识,是我们每个教学人员关心的问题.针对上述要求开发的虚拟逻辑分析仪的配套教辅板能够做到:二进制14级输出状态的逻辑关系显示、二进制码变七段码译码器的逻辑关系显示,输出逻辑状态同步显...     

基于FPGA的高精度全数字锁相环IP核设计

全数字锁相环(ADPLL)在数字领域中得到广泛的应用;针对目前锁相环功能单一、设计不灵活和设计效率低等缺点,利用硬件描述语言设计了一个高精度全数字锁相环IP核,锁相环IP的中心频率和带宽均可任意编程设置,利用了Quartus II8.0中的嵌入式逻辑分析仪进行了验证;验证结果表明,该IP核运行稳定,锁相精度高,具有一定的实用性和推广价值.     

TKScope嵌入式仿真开发平台讲座(10) TKScope DK9嵌入式智能仿真开发平台独创的技术引领DSP与ARM开发工具的新模式

TKScope DK9是广州致远电子有限公司2009年隆重推出的一款高性能综合仿真开发平台,支持DSP和ARM内核的仿真调试,同时内嵌32路专业逻辑分析仪.     

基于FPGA的扭矩转角传感器仿真信号发生器

针对EPS控制器试验台设计中接入扭矩转角传感器存在成本高和微处理器无法输出多路同步SENT信号的问题,设计了基于FPGA的仿真信号发生器来模拟真实扭矩转角传感器输出的6路SENT信号。通过硬件电路设计实现模拟电压、PWM和RS232三种方式输入目标扭矩和转角信号。基于FPGA实现系统的信号采集和数据处理。利用FPGA并行架构设计了通用型SENT协议模块实现多路同步信号的输出,该模块支持节拍时间,帧总长度等多项参数配置。最后,采用逻辑分析仪对输出波形多次测量,验证了系统的精度满足设计要求。     

基于LabVIEW和数字I/O卡的逻辑分析技术

本文利用LabVIEW与数字I/O卡对数字信号进行逻辑分析,实现了多通道时序信号的显示、分析与保存,并能在对指令信号分析的同时与相应的反汇编软件相结合反汇编出汇编指令,这对没有逻辑分析仪的设计者和维修者来说此种方法可以起到很好的辅助作用。     

基于FPGA的简易逻辑分析仪的设计

本文介绍了一种可集成于设计任务中的嵌入式简易逻辑分析仪的设计.该逻辑分析仪以黑匣子的形式实现,通过PC机显示,它既可以和设计任务集成在一起,作为设计的一部分,对被测信号的时序逻辑进行分析和测试,也可以单独作为简易逻辑分析仪使用.设计主要采用SOPC技术,将各功能模块以IP核的形式实现.本文主要介绍了逻辑分析仪的基本原理,实现系统和简易逻辑分析仪的调试界面设计.     

基于FPGA的逻辑分析仪的设计

介绍了一种用FPGA构成的信号处理装置,该装置和计算机结合使用可以实现数字和模拟混合信号的逻辑分析。文章给出了该装置的设计方案和具体实现方法。这种方法将FPGA的特点与PC的特点结合在一起,具有一定的实用性。实践证明这种方案性能在中低速系统应用中优于普通示波器,且其性价比优于普通逻辑分析仪。该装置可以作为逻辑分析仪使用。