Linux平台的卫星通信终端物理层控制软件设计

参考地球同步卫星移动通信接口标准GMR-13G,基于实现对基带芯片的资源调度以及基带芯片的射频一致性测试和协议一致性测试的目的,依据物理层过程设计了终端物理层控制软件.该软件综合考虑了基带芯片内各处理单元的动态行为和时序关系,采取脉冲中断和信号量机制驱动并控制基带芯片各个功能部件协同工作,配合卫星终端综测仪完成基带芯片的协议一致性测试以及终端联测,测试验证了该软件功能的正确性和有效性.     

基于FPGA的串行多节点数据采集传输系统的应用研究

多节点分布式传感器的数据采集与传输系统有着广泛的应用,其物理层实现主要分为串行及并行两种方式。针对特定的应用场景,选用串行传输的实现方式,设计以FPGA芯片、RS485芯片及AD芯片为核心的硬件平台,使用verilog语言设计FPGA的RTL（Register Transfer Level）逻辑代码,并在Modelsim中完成了功能仿真验证。最终实现了物理层为串行传输、传输层为总线模型的数据采集传输系统,该系统RTL代码设计简单,维护性强,可靠性高,占用芯片资源少,具有一定的工程应用价值。     

基于Verilog HDL描述的802.11a基带芯片的测试方案

从提高测试效率和代码覆盖率的角度,提出一种利用VerilogHDL语言中的task来复用测试代码,进行分层分模块验证的测试方案。用该方案测试802.11a基带芯片,可对设计模块进行功能仿真,找出设计中的错误,以保证802.11a基带芯片在功能上的正确性和可行性。     

面向基带处理的异构多核架构软硬件平台设计

通过研究现代通信系统集中化处理架构中基带处理单元(BB U)的特点,将异构多核处理器应用于BB U中,并提出将物理层算法与控制分离的观点.在ARM+DSP的异构多核中,ARM完成物理层控制,DSP完成物理层算法的功能,提升了BB U基带处理能力,并给出完整的BB U硬件架构以及功能实现.提出了一种应用于基带处理中的异构多核软件架构,从软件层面上实现了对底层硬件的虚拟化,引入了中间件的概念,屏蔽了ARM与DSP操作系统上的差异,并给出基于Linux的非对称系统(AMP)的构建及移植方法,包括异构多核的BootLoader、AMP系统的设计与移植.     

基于FPGA的OFDM基带软硬件联合验证平台的设计

针对OFDM基带系统的软件仿真和硬件验证,提出并设计了一种基于FPGA的OFDM基带系统软硬件联合验证方案。在该方案中,基带系统由上位机的软件基带部分和FPGA的硬件基带部分组成。两者之间的数据连接由基于以太网的UDP协议实现,从而在验证平台上实现了完整的基带系统。应用实例表明,在所提出的基带系统验证平台中,软件仿真可以运行于实际信道,硬件验证的结果可以得到灵活的实时处理。因此该平台为基带系统的设计提供了从算法研究到硬件实现的统一测试环境,有效提高了设计效率。     

一款多核处理器FPGA验证平台的设计与实现

高性能处理器设计日趋复杂,为了缩短验证周期,降低研制风险通常需要在流片之前进行基于现场可编程门阵列(field programmable gate-array,FPGA)原型验证平台的软硬件协同验证.随着处理器多核化的发展,FPGA原型验证平台的实现变得越来越具有挑战性.介绍了一款高性能多核微处理器FPGA验证平台的设计与实现方法,详细阐述了该FPGA验证平台采用的母板/子板总体架构、分片策略、时分复用实现技术及I/O接口实现方法.该平台具有良好的可扩展性,能够方便灵活地实现目标芯片在各种规模和配置下的FPGA验证,用于在流片前对目标芯片进行功能正确性验证和性能评估.经过该FPGA平台验证的目标芯片,首次流片返回的芯片能成功运行操作系统和各种应用程序,实现了一次流片成功的目标.最后对该FPGA验证平台的应用前景进行了分析总结.     

体域网基带验证平台设计与实现

测试验证是SoC设计过程中的重要步骤,针对穿戴式体域网基带SoC在验证中的测试向量复杂、射频可靠性要求高、结果多样化等挑战,设计并实现了体域网基带测试验证平台。在硬件设计上,采用高集成度FPGA(Altera Cyclone Ⅲ)、射频芯片(MAX2837)和混合信号前端芯片(MAX19712),提高了系统的可靠性;在软件上,设计了体域网数据流状态机,对体域网基带自动加载多种速率的数据流,验证其对多种健康信息的服务质量(QoS)。该验证平台已经针对自主开发的IEEE802.15.6基带进行了大量的测试验证工作,主要指标满足体域网基带芯片的验证需求,同时也可以扩展应用到其他近距离无线通信芯片的设计验证应用中。     

高速串行接口在基带系统中的应用研究

现有的LTE-A系统基带部分多采用DSP+FPGA的平台构架。DSP作为主控制器,完成物理层算法及流程控制;FPGA则作为协处理器,负责数据处理和定时。如何快速实现DSP与FPGA间的命令交互以及数据传输成为亟待解决的问题。对类似平台及DSP与FPGA的各种接口进行了研究,提出了采用EMIFA接口负责DSP与FPGA间的命令交互,利用高速串行接口SRIO实现DSP与FPGA间的数据传输的新方案。对该方案进行板级联合调试以及Modelsim SE环境下的仿真。调试与仿真结果表明,该方案具有较高的可行性和通用性。     

基于多核平台的IPSec VPDN的研究与实现

针对传统的单处理器系统上IPSec VPDN面临越来越多消耗大量计算能力的新型网络应用的困难,提出多核平台下的IPSec VPDN的数据接收和发送的多级并行计算的解决方案。根据多核系统本身的特点,通过多处理器间负载均衡和多核软件可执行代码级兼容性的改进,进一步提高多核系统下IPSec VPDN的处理能力。测试结果验证了多核系统下IPSec VPDN的实现方案的高效性。     

可重构的媒体芯片仿真平台设计与实现

为了解决专用媒体芯片设计工程中流片周期长,风险大的问题,引入了芯片仿真和验证的测试过程.为了提高测试的速度和可靠性,提出了一种可重构的媒体芯片仿真与验证平台设计方案,力图解决快速、可靠、全面、灵活地对多种专用媒体芯片的测试与仿真.详细介绍了该平台的具体设计思想和实现方法.     

多核处理器平台资源管理的若干问题研究

在多核处理器体系结构中,同一芯片上集成了多个处理器核心,它们共享片上多种硬件资源。介绍了多核处理器技术的发展;提出了多核处理器平台上资源管理的相关问题;针对处理器管理和共享Cache管理中的若干关键问题进行了较深入的探讨。     

A task migration mechanism for distributed many-core operating systems

Spatial locality of task execution is becoming important in future hardware platforms since the number of cores is steadily increasing. The large amount of cores requires an intelligent power manager and the high chip and core density requires increased thermal awareness to avoid thermal hotspots on the chip. This paper presents a lightweight task migration mechanism explicitly for distributed operating systems running on many-core platforms. As the distributed OS runs one scheduler on each core, the tasks are migrated between OS kernels within the same shared memory platform. The benefits, such as performance and energy efficiency, of task migration are achieved by re-locating running tasks on the most appropriate cores and keeping the overhead of executing such a migration sufficiently low. We investigate the overhead of migrating tasks on a distributed OS running both on a bus-based platform and a many-core NoC—with these means of measures, we can predict the task migration overhead and pinpoint the emerging bottlenecks. With the presented task migration mechanism, we intend to improve the dynamism of power and performance characteristics in distributed many-core operating systems.     

一种用于专业音频传输系统的精确时钟同步方法

在专业网络音频传输系统中,由于晶振制造工艺、环境温度等因素导致主从节点音频时钟产生差异,引起系统失真率串升。而系统中以太网按照音频采样时钟的节拍来传输音频数据包。为此提出一种在物理层和MAC层的MII接口处进行音频采样时钟恢复的方案,同时设计相应的时钟调整算法进行晶振频率补偿,以提高主从节点音频时钟的同步性。在Xilinx FPGA平台上进行实际测试验证,结果表明,传输系统的失真度(包含模数和数模转换产生的失真)小于0.005%,长期运行的结果也表明了系统时钟同步的稳定性。     

大数据背景下智慧教育云平台构建研究

基于神经网络教育平台存在资源获取速度慢的缺点,针对该问题,提出了大数据背景下智慧教育云平台构建研究。在大数据支持下,设计智慧教育云平台总体架构,通过物理层、虚拟资源层配置相关硬件设备,经过逻辑层和展现层为用户提供有效服务,利用现有智慧信息,为用户提供个性化服务。优化处理Web端框架代码,降低代码复杂性,注重系统权限管控,科学设计服务功能,完成智慧教育云平台构建。由实验结果可知,该平台资源获取速度最高可达到99.5 MB/s,有效提高了学生学习效率。     

Qualnet平台下基于扩频的无线传感网物理层建模

为了建立完整的基于Qualnet的无线传感网仿真研究平台,解决Qualnet所集成的物理层模型对扩频系统支持不完善的问题,提出了一种基于信噪比门限的物理层建模方法,并以 IEEE802.15.4 为例进行了建模和仿真.仿真结果表明,使用这种建模方法建立的模型可以完全发挥扩频系统的性能,使用该模型的无线传感网仿真系统运行正常.     

基于专用加密芯片的单片机软件加密系统设计

针对单片机程序代码保密性较差的缺陷,介绍了一种利用专用加密芯片实现单片机软件加密的方案。系统以MSP430F5438单片机为平台,采用Atmel公司的专业安全加密芯片AT88SA102S,将单片机中的程序代码与特定的加密芯片绑定,从而实现了单片机代码的不可复制性。最后介绍了基于HEX文件读写的加密芯片密钥管理系统软件设计。     

ARINC659总线协议芯片的仿真验证

在现代集成电路设计中,对芯片的仿真验证是芯片设计验证的关键环节之一,一定程度上决定流片的成败。为了搭建一种可靠的芯片验证的虚拟平台,首先分析了ARINC659总线协议的特点,在此基础上结合ARINC659总线协议芯片设计中基于虚拟验证平台的仿真验证项目实践,重点研究了该芯片设计虚拟验证平台的一种构建实现方法和仿真验证。该验证方法提高了验证效率,缩短了整个设计验证周期,为芯片的成功投片提供了可靠的保证。     

SimTile:片状多核处理器的高效模拟器(英文)

传统的基于共享总线的多核芯片随着核心数增加产生了瓶颈问题。新型TiledCMP(chip multiprocessor)的结构设计中,片上核心互联网络对提高扩展能力和执行效率起到了重要作用。为了实现低延迟、高带宽的核心通信,高速点对点网络方式的片上多核互联结构模拟成为研究的热点。抽象片上Tiled方式16核功能单元结构,设计实现了SimTile模拟器,可提供配置灵活、功能单元齐全的片上多核处理器设计,支持高效率的全局共享缓存、高速片上路由结构。模拟器采用模块化的组件配置方式,片上核心数量与互联网络结构、数据一致性协议、全局寄存器通信与cache共享模式等,均可通过精简的参数调整。实验表明模拟器执行效率较高,为片上多核研究提供了灵活、高效并具备可扩展性的新平台。     

基于MobilityFramework的无线传感器网络仿真系统

系统仿真是无线传感器网络研究的重要手段。在分析和比较相关网络仿真工具的基础上,给出一种基于MobilityFramework的传感器网络仿真系统的设计和实现方法。该系统采用层结构,以实现单个传感器节点的分层和各层功能行为定义,节点各层的相互独立使模块代码复用率大大提高;功能上该系统集成了传感器网络能耗、时延和丢包统计模型,并采用后台数据库支持技术,增强了仿真实验的数据储存和处理能力;此外,系统也可支持配置文件和仿真文件的脱平台运行,具有很好的可移植性。通过传感器网络系统相关实验模拟,表明该系统建模快、重构有效、功能完整和实验结果真实可靠,是一种适合无线传感器网络的实验平台。