数字前端功耗降低方法的仿真研究

数字前端是当前移动通信的研究热点,由于传送的信号是一种高频率,宽频带的动态信号,模拟前端信息处理方法不适合,且传统不均匀采样信号处理方法生成多个同频率不同相位的时钟信号,导致数字前端功率消耗较大.为了降低数字前端功率消耗,结合可编程逻辑器件(FPGA)的特有结构,设计了一种随机时钟产生模块,并利用所产生的随机时钟作为数字前端中模数转换器(ADC)的工作时钟频率,以产生不均匀采样ADC,从而有效地降低数字前端的功率消耗.仿真结果表明,所设计的FPGA模块能够产生随机性很好的时钟信号,且优于现有的设计方法,证明随机性越大的时钟信号能有效降低数字前端的功率消耗,为通信前端设计提供了依据.     

基于FLASH的FIFO读写

在FPGA工程设计中,经常需要用到大量的数据,由于FPGA片内存储器资源有限,一般利用SOPC开发的方法将数据烧写入Flash中,然后从Flash中读取数据进行处理.然而,读取Flash的时钟频率与处理模块的时钟频率往往不同,对这个问题进行了研究,采用FIFO的方法读取数据,增强了设计的性能和灵活性,并提出使用两个进程使读写同时进行,从而提高了读写的速度,更好的实现了系统的实时性.     

基于STM32与FPGA的导波激励源设计

基于STM32和FPGA设计了一种专门用来进行超声导波管道无损检测的信号发生器.该激励源由STM32、FPGA、D/A转换电路以及低通滤波电路组成.基于DDS基本原理,阐述了超声导波专用DDS模块设计方法,并给出了STM32与FPGA的接口电路、D/A转换电路及滤波电路的设计方法.其中STM32为整个系统控制核心,主要负责送频率控制字,FPGA主要为了产生DDS波形.FPGA输出的数字信号经D/A转换及低通滤波后即可得所需激励信号.实验结果表明输出的信号噪声小、精度较高、频率可调,能方便地用于管道超声导波检测.     

基于STM32与FPGA的导波激励源设计

基于STM32和FPGA设计了一种专门用来进行超声导波管道无损检测的信号发生器。该激励源由STM32、FP-GA、D/A转换电路以及低通滤波电路组成。基于DDS基本原理,阐述了超声导波专用DDS模块设计方法,并给出了STM32与FPGA的接口电路、D/A转换电路及滤波电路的设计方法。其中STM32为整个系统控制核心,主要负责送频率控制字,FPGA主要为了产生DDS波形。FPGA输出的数字信号经D/A转换及低通滤波后即可得所需激励信号。实验结果表明输出的信号噪声小、精度较高、频率可调,能方便地用于管道超声导波检测。     

全数字锁相环实现的自适应低通滤波电路

提出了一种新的基于全数字锁相环的自适应低通滤波系统的结构和实现方法。输入信号经整形后产生方波信号,方波信号经FPGA实现的全数字锁相环锁相同步倍频后,再将同步倍频信号输入到开关电容滤波器MAX295的时钟输入端,通过该时钟信号来控制滤波器的截止频率,从而实现滤波器频率的自动跟踪。介绍了系统设计原理,详细分析了FPGA实现全数字锁相环和锁相倍频的设计方法。通过实验验证了该系统的可行性和有效性,能够实现1 kHz至50 kHz的频率自跟踪倍频和滤波。     

一种基于FPGA的并行结构瞬时测频方法

针对捷变频雷达信号的数字测频存在数据处理量大、实时性要求高的问题,介绍了一种基于正交混频、滤波抽取和瞬时自相关算法的并行结构测频方法.通过将正交混频本振频率设为采样频率的四分之一,减少了正交混频模块和滤波模块的FPGA资源消耗.测试结果表明该测频算法的数据处理能力、实时性及测频精度能够满足雷达目标模拟器的测频需求.     

基于FPGA的50GMII设计与实现

为提高通信网络设备中以太网接口的带宽能力，需要提升以太网媒体独立接口（Media Independent Interface,MII）的数据转换效率。利用FPGA可实现硬件加速的优点，通过拓展接口数据位宽和提高时钟频率的方法，采用多模块并行计算处理模式，设计实现具有50 Gbit/s的MII模块（50GMII）。相较已有的10 Gbit/s以太网MII规范，所设计的接口数据位宽发生改变，在提高整体模块数据转换效率的同时，可以保证时钟频率不至于大幅提高，有利于设计模块的稳定性，高位宽数据的组帧转换处理成为本设计的重点。实践表明，该方法能够正确实现以太网用户侧和线路侧的数据格式转换，并达到50 Gbit/s数据吞吐速率，具有较强的实用性。     

数字通信系统中的符号时钟恢复技术

在数字通信系统中,由于有高斯噪声和多径的影响,接收信号产生损失,从而导致时钟信号的提取更加困难,而时钟信号的不准确性会降低整个系统的性能。本文我们给出一种改进的时钟恢复算法原理,算法主要包含简单有效的插值滤波模块,改进的Gardener算法和快速收敛的PLL。该算法可以适用于宽带无线通信系统中的数字接收机中,采用该算法的数字接收系统已经用FPGA验证通过。     

基于FPGA的流水线LMS自适应滤波器设计

流水线自适应数字滤波器因为有反馈环路而不同于普通流水线滤波器,采用弛豫超前技术对最小均方（LMS）自适应滤波器的失调误差和自适应时间常数进行了流水线分析.利用MATLAB/Simulink中DSP Builder模块库设计了不同延迟参数下滤波器的性能.最后应用FPGA的设计软件QuartusⅡ分析了流水线自适应滤波器的时钟速度和消耗逻辑单元数.实验表明：选取合适的延迟参数可以显著提高自适应滤波系统的时钟速度.     

基于FPGA和DVI视频接收器设计

给出了一个符合DVI1.0规范的基于FPGA的视频接收器的实现方法,该方法利用FPGA内置的PLL和IODELAY模块实现时钟恢复和相位调整,可节约数字时钟管理模块（DCM）;利用FPGA内置的ISERDES和DDR实现串/并转换,并用逻辑来实现字对齐,利用FIFO来实现通道对齐;最后经过解码,输出视频信号.与采用专用视频接口接收芯片相比,其充分利用FPGA自身的资源,提高了系统集成度,减少了资源消耗.     

基于ARM和FPGA的高扩展性超声检测模块设计与实现

介绍了一种以ARM和FPGA联合作为中央控制处理单元的4路超声探伤模块。给出了其整体结构方案,阐述了以4路超声模拟信号为一组的多路超声探伤模块硬件扩展的设计思路和实现方案,讨论了FPGA对高速LVDS数据的采集、处理、时序同步功能的实现,ARM与FPGA之间总线接口的实现,ARM嵌入式系统功能以及网络通信功能的实现。实际应用表明,该功能模块能达到预期的设计要求,并能方便地实现硬件扩展。     

基于FPGA的超声波信号处理设计与实现

为了满足超声波探伤检测的实时性需求,通过研究超声波探伤的工作原理,提出了基于FPGA芯片的实时信号处理系统实现方案及硬件结构设计,并根据FPGA逻辑结构模型实现了软件系统的模块化设计。根据实验测试及统计数据得出,基于FPGA芯片的信号处理系统提高了探伤检测的准确性与稳定性,满足了探伤过程中B超显示的实时性要求。     

基于FPGA与DSP的发动机参数采集系统设计

介绍可编程逻辑器件（FPGA）与数字信号处理器（DSP）在航空发动机参数采集系统中的应用研究。文章以EP4CE115F23I7可编程逻辑器件与TMS320VC5416数字信号处理器为核心设计、开发发动机参数采集系统。采用模块化设计,根据电路功能将发动机参数采集系统硬件分解为AD信号采集模块、通讯模块、离散量控制模块、数据处理模块以及参数记录模块。FPGA软件方面采用应用广泛的VERILOG语言,DSP软件采用C语言与汇编语言混合编程。并将发动机参数采集系统成功应用于某型直升机,效果良好。     

具备HART主站功能的模拟量采集模块设计

设计基于CPU+FPGA架构的具备快速HART主站功能的多通道模拟量采集模块;采集模块的CPU与FPGA通过PCIe总线通信;FPGA通过隔离的SPI总线控制8路模拟量采集通道,并与两路协议转换芯片通信;单个协议转换芯片实现一路SPI与四路UART的转换,与四路HART MODEM通过UART接口通信;HART信号通道与模拟量采集通道一一对应,HART信号通过耦合模块与模拟量信号在滤波模块和保护电路之间叠加;模拟量输入信号,经过通道保护电路和滤波模块后到达模拟量转换模块,进行模数转换;通过使用FPGA和协议转换芯片,实现了8个模拟量采集通道的并行采集处理,实现了HART通道串行通信的并行工作;在CPU中运行两个独立线程,各自负责一片协议转换芯片下的四路HART通信,四路HART通信以循环发送和循环接收的方式工作;并行工作的方式提高了模拟量采集的速率,减少了HART通信的等待时间,提高了HART通信的效率;模块通道之间相互隔离,降低了通道间故障相互影响的概率,提高了模块的可靠性;模块支持4~20mA电流信号和±5V、±10V电压信号采集,采集精度0.1%,电流采样电阻250欧姆,通道间隔离电压可达1000VDC。     

基于DSP和FPGA的被动声探测实时采集系统设计

为了给被动声探测技术研究提供实验验证平台,设计了一种可以进行实时数据采集和处理的系统方案.整个系统以数字信号处理器(DSP)和现场可编程门阵列(FPGA)为基本架构,由FPGA控制模数转换器(ADC)采集数据,通过USB 2.0电路将数据传送给个人计算机(PC),用于初期的离线验证;FPGA将采集到的数据通过外部存储器接口(EMIF)传递给DSP,用于实时处理.实验证明:系统实现了被动声探测中的实时数据采集、离线数据存储.数据采集与数据处理分别由不同处理器执行,提高了系统的响应速度与处理性能,能够满足探测系统的实时性要求.     

基于USB总线的多通道数据采集系统设计

介绍了以FPGA为控制核心、以USB2.0为数据接口的多通道数据采集系统,通过对模/数转换器件(ADS8365)的控制完成4路信号的采集。系统包括信号调理模块、模/数转换模块、FPGA控制模块、数据缓存模块和USB接口模块。系统的A/D转换精度为16 bit,采样率为27 kHz,保证了数据采集的准确性和实时性。此外,系统还具有一定容量的FIFO数据缓存,方便与其他系统进行数据交换。     

USB2．0在超声波探伤仪数据采集系统中的应用

该文探讨了超声波探伤仪的发展现状,在深入研究USB2.0通信协议的基础上,采用支持USB2.0协议的EZ-USB FX2微处理器,设计了一套超声波探伤仪数据采集系统,详细阐述了该系统的软硬件设计方案和开发方法;使用USB2.0总线传输探伤数据,为超声波探伤仪设备与PC机之间的通信提供了新的途径。     

一种新颖的便携式数字化超声波探伤仪

超声波探伤仪的数字化是超声波探伤发展的迫切需要。结合实际研制开发工作,介绍了数字化直的波探伤仪的软硬件设计方案、系统组成、功能特点,并对探伤信号的高速采集技术进行了分析,同时给出了适合应用的解决方案。     

基于FPGA的线阵CCD光强自动采集系统设计

设计了基于FPGA的线阵CCD光强自动采集系统,该系统主要由线阵CCD光强采集、A/D转换和上位机通信三部分组成。 FPGA产生控制信号给CCD器件,采集光强输出模拟信号,经过A/D转换模块将模拟信号转换为数字信号传输给FPGA,FPGA将数字信号进行处理并通过串口发至上位机。为了验证本系统的光强采集效果,分别使用75％、50％和25％的衰减片对光源的光强进行衰减,然后采集衰减后的光源衍射图像,测试结果表明,本系统能准确分辨不同强度的光信号,相对误差小于0.5％。     

基于超大规模FPGA的FFT设计与实现

在宽带数字接收机中,需要对数字检波输出的信号流进行实时FFT运算。提出了一种用于宽带数字接收机的基于Xilinx的Virtex-IV芯片的高速FFT的设计与实现方法,采用了多级串行流水线结构及优化的数据存取方式,设计出用单片FPGA实现了2048点实数的FFT方案。其完成2048点FFT的时间约为4.57μs,能很好地满足系统处理的实时性要求,在工程实践中有很大的应用前景。