基于MPEG4高效视频DCT编码器的实现

提出并实现了一个基于MPEG4的快速高效存储的DCT视频编码器，用它把H.261视频数据流转换为低比特率、低空间分辨率的MPEG4流，并进行无线视频处理。和现有编码器相比，它不仅能够大大地节省存储空间，计算复杂度也降低了许多，实验结果表明用该编码器得到的视频质量与用象素领域方法得到的视频质量相当。     

视频编码器外围电路设计

该文通过作者设计的一个多片型视频编码器，系统地介绍了视频编码器外围电路的３个主要部分：视频前端处理、主机接口和位流输出接口。通过分析各个部分的功能和特点，研究了相应的硬件实现方案。对于电路设计中存在的关键问题，给出了具体的解决方法。     

基于TM1300的H.263编码器的实现

为了实现实时甚低比特率视频编码器,提出了基于TM1300实现的H.263编码器算法改进和优化的关键方法,总结出TM1300上优化改进算法的一些方法和经验,并由此实现了实时的H.263编码器,达到了较好的效果。     

将MPEG2转换为MPEG4标准的视频编码器的实现

该文提出并实现了一个基于MPEG4的快速高效存储的视频编码器,用它把一个MPEG2视频数据流转换为一个低比特率、低空间分辨率的MPEG4流,并进行无线视频处理。与现有编码器相比,它不仅能够大大地节省实际需要存储空间,计算复杂度也降低了许多,实验结果表明该编码器得到的视频质量与像素领域方法得到的视频质量相当。     

基于嵌入式平台的h.264视频编码器的实现

介绍了基于嵌入式平台PXA255的h.264视频编码器的实现.在描述了视频编码器的硬件结构设计及视频采集软件的实现的基础上,详细介绍了h.264对视频编码标准的一些改进以及基于PXA255结构和ARM汇编指令的h.264编码程序的优化.实验结果表明,优化后的h.264编码程序能够对采集到的视频进行实时编码,该视频编码器运行状态良好.     

基于H.264的嵌入式视频编码器的设计与应用

设计了一种适用于工业现场的嵌入式视频编码器，视频压缩按照H.264标准，在Intel 推出的PXA255 Xscale架构的处理机和源码开放的Linux嵌入式操作系统的基础上，实现了视频的实时动态采集、压缩和网络传输，介绍了系统的研制过程，给出了系统架构和关键技术。通过构建网络测试平台，将此编码器接入以太网，服务器端将接收到的压缩码流进行实时解压、回放。此编码器可用于远程视频监控系统中前端视频的实时采集、压缩和跨IP网传输。     

基于TMS320C6211的H.263编码器设计

依据H．263视频编码标准，在一颗DSP芯片上完成视频编码器的设计工作，以实现高质量的视频流的传输。该编码器是视频服务器的重要组成部分，其硬件平台选用TI公司的基于TMS320C6211DSP芯片的图像采集装置，软件开发环境采用CCS2．20．18。编码器不仅可以实时处理视频信号，而且还满足了高压缩比的要求，并且降低了系统成本。设计结果表明：在一棵DSP芯片上实现实时的H．263编码方案，并且满足高质量、低带宽传输的系统要求是完全可行的。     

MEE畸变实时校正系统视频控制的FPGA设计

介绍了医用电子内窥镜畸变实时校正系统的功能与构成。为了实现畸变的实时校正，要求解码器对模拟信号解码与编码器对数字信号编码必须同步进行。FPGA作为视频控制中心，实现了协调解码器与编码器的同步控制。     

HDTV编码器测试系统的设计与硬件实现

高清晰度电视（HDTV）编码器测试系统用于HDTV编码器各模块电路的调试与故障诊断，是HDTV编码器研制过程中不可缺少的测试设备。该系统通过向HDTV各模块电路发送测试用的数字视频码流，并接收和分析经过各模块电路处理后近视频码流，从而确定HDTV编码器各单元电路是滞正常。该文提出并实现了一个HDTV编码器测试系统，主要介绍了硬件部分的设计与实现。     

基于B/S结构的数字视频监控系统的设计与实现

介绍了一种基于广域网的数字视频监控系统的设计与实现方案。该系统基于B/S网络结构，由视频编码器、中心服务器和视频浏览器等主要模块构成。阐述了系统模型以及各个功能模块的实现方法。为多个分散监控场所的集中式管理提供了一种可行的方法。     

一种基于DSP的H.264实时视频编码器软件架构

提出一种适用于通用DSP平台的H.264视频编码器软件架构.以该架构基础实现的H.264视频编码器软件可以高效地运行在DSP系统中,以满足视频应用中对实时编码的要求.通过性能分析工具对原有的软件代码进行分析.找到代码运行效率不高的瓶颈所在,并结合TMS320DM642 DSP的硬件特点,设计出一种新型的H.264视频编码软件架构.最后,在进行了DSP的指令优化以后,该编码器可以对CIF格式的视频进行实时编码.以该架构为基础的H.264视频编码器软件同样也适用于其它通用的DSP平台.     

DM642 DSP高效率视频编码优化方法

在视频监控系统和视频会议系统以及流媒体等应用中,数字视频编码成为最重要和最基本的技术手段,论文作者针对视频监控系统,论述了基于TMS320DM642媒体处理器DSP平台,实现H.264算法的优化方法。论文首先提出了该视频编码器在实时实现中的关键问题,然后对其不同部分提出了优化措施,最后给出实验结果。结果表明本编码器在保持较高图像质量和压缩效率的同时,编码速度能满足实时监控的要求。     

AVS视频编解码标准中预测编解码技术的硬件设计与实现

AVS标准是由2002年6月成立的"数字音视频编解码技术标准工作组"联合国内从事数字音视频编解码技术研发的科研机构和企业制定完成的,一套适应面十分广阔的技术标准。目前,视频解码器的实现的主要方法有:1)基于PC的软件实现;2)基于DSP的嵌入式系统实现;3)基于可编程逻辑器件的专用芯片实现。通用PC机非专用于视频处理,所以实现效率不高,而DSP虽然灵活性强,但是在性能以及性价比上不及FPGA。因此,FPGA平台是目前实现视频应用系统的理想平台。介绍AVS视频压缩标准,帧内预测部分的算法,帧内预测器系统的硬件实现;给出系统仿真和综合情况。     

DCT-domain coder for digital video applications

In this paper, we present an effective DCT-domain video encoder architecture that decreases the computational complexity of conventional hybrid video encoders by reducing the number of transform operations between the pixel and the DCT domains. The fixed video encoder architecture (such as a fixed DCT block of 8 × 8 size) and a huge number of DCT/IDCT transforms performed during the video encoding process limit the minimum possible computational load of conventional video encoders. In this study, we solve this problem by developing a flexible video encoder architecture, which reduces video encoder computational complexity by performing low-resolution coarse-step motion estimation operations in the DCT domain. When a high level of motion activity is detected, the video encoder slightly increases the computational complexity of the motion estimation operation by computing fine-search block matching for a small-size search window in a reference frame. The proposed DCT-domain video encoder architecture is based on the conventional hybrid coder and on a set of fast integer composition and decomposition DCT transforms. The set of transforms implements a technique for estimation of DCT coefficients of a block that is partitioned by the sub-blocks. Experimental results of this method were compared with the results of the conventional hybrid coder in terms of PSNR quality and computational complexity. This comparison shows that the computational complexity of the proposed encoder is lower by 26.8% with respect to the conventional hybrid video coder for the same objective PSNR quality.     

基于H．264的嵌入式视频编码器

嵌入式视频服务器具有成本低、性能高、运行稳定的优点,已成为视频监控行业的主流产品。以海思公司多媒体处理芯片Hi3510为核心,提出一种新的视频编码器实现方案,介绍该服务器的架构及其主要功能模块的硬件连接,讨论并解决时序匹配问题和信号完整性问题。实验结果表明,该服务器的关键技术指标满足应用要求。     

Development of an ultra-HD HEVC encoder using SIMD implementation and fast encoding schemes for smart surveillance system

High efficiency video coding (HEVC) is the newest video coding standard that can support powerful video compression performance with increased picture resolution for ultrahigh definition (UHD). Compared to the previous standard, HEVC achieved a coding efficiency double with a tremendous increase in encoder computational complexity, making support of commercial applications for UHD video service difficult. Especially, optimized HEVC encoder for UHD is expected to be deployed as a key technology for an emerging smart surveillance system in Internet of Things environment. Single-instruction-multiple-data implementation on an Intel x86 processor and several fast encoding schemes were investigated for the complexity reduction of the HEVC reference model (HM) encoder. Fast encoding schemes included early termination processes and data-level parallel processing. The computational complexity of the proposed HEVC encoder was decreased by approximately 192 times compared with HM encoder with an acceptable coding loss.     

多片型视频编码器的系统设计

本文通过作者实际设计的一个多片型视频编码器,系统地介绍了多片型视频编码器的结构特点及设计要点。特别对于视频前端解码和编码卡的主机接口,提供了详细的设计方法,原理简明且有效。