一种新颖的通用在线导通测试系统

在某计算机系统中设计了基于ＪＴＡＧ边界扫描计算机插件或系统在线导通测试系统，这是一个新颖通用的系统。该文简述了边界扫描基本协议，详细介绍了本系统的结构和工作原理及其算法。     

基于JTAG边界扫描的在线导通测试算法

ＪＴＡＧ边界扫描机制是用于在线导通测试的新技术，利用ＪＴＡＧ可以在数分钟内查出复杂插件和系统的全部导通故障。本文介绍了基于ＪＴＡＧ导通测试的基本思想，提出了一个有效的基于ＪＴＡＧ的在线导通测试算法。     

基于JATAG边界扫描的在线导通测试算法

ＪＴＡＧ边界扫描机制是用于在线导通测试的新技术，利用ＪＴＡＧ可以在数分钟内查出复杂插件和系统的全部导通故障。     

FPGA配置芯片测试方法的研究与实现

集成电路规模越来越大,测试难度也越来越高,边界扫描方法的提出降低了测试的复杂度,适合进行大规模集成电路的测试。介绍了边界扫描的概念和特点,研究了FPGA配置芯片测试方法,并在V93000测试系统上实现了配置芯片EPC2的边界扫描测试,给出了具体测试过程,符合IEEE1149.1边界扫描规范,为具有JTAG接口的元器件测试提供了依据。     

基于动车组自动导通测试系统的软件设计与实现

自动导通测试软件基于动车组自动导通测试系统展开设计,首先介绍测试软件的总体设计思想;然后详细介绍上位机软件、主控单元软件和开关单元软件的设计。通过与标准动车组对接试验,结果表明该测试软件运行稳定,自动导通绝缘测试、快速诊错、导通表自动导入、报表管理等功能完善,可大大提高动车组生产过程中的整车线缆测试效率。     

一种分离式动车组自动导通系统设计及应用

在动车组制造、检修过程中电缆导通是保证接线正确的重要工序.针对动车组电缆主要分布在车体两端,自动导通距离长的特点,利用无线网络通讯、嵌入式技术,设计开发了一种分离式自动导通系统,并从系统构成、测试原理、硬件实现等方面进行了介绍.通过在动车组五级检修车辆导通工序的验证,取得的良好的应用效果.     

JTAG软核设计与仿真

JTAG边界扫描测试是一种新型的VLSI电路测试及可测试性设计方法。本文论述了边界扫描技术的结构特征及软核设计方法,并分析了JTAG电路中数据传输的路径及电路对速度的影响,以采样指令为例进行了功能仿真。     

基于网络的边界扫描测试技术的研究与实现

将边界扫描测试技术应用于远程测试,解决高密度电路系统及复杂测试环境带来的测试问题,可实现仪器设备的远程测试与故障诊断:深入研究了IEEE1149.1边界扫描测试标准,提出了一种基于SPI接口的边界扫描测试控制器设计方案,设计网络接口电路及硬件底层驱动程序,并组建基于网络的边界扫描测试系统硬件平台;对被测电路进行测试验证,测试结果表明,该测试控制器可产生符合IEEE1149.1标准的JTAG测试信号,该测试系统可完成边界扫描的远程测试,硬件结构简洁且使用灵活,有较高的性价比,具有较好的应用前景.     

JTAG软核设计与仿真

JTAG边界扫描测试是一种新型的VLSI电路测试及可测试性设计方法。本文论述了边界扫描技术的结构特征及软核设计方法．并分析了JTAG电路中数据传输的路径及电路对速度的影响，以采样指令为例进行了功能仿真。     

基于USB总线的边界扫描测试主控系统的设计

分析了边界扫描测试技术的工作机制对测试主控系统的功能需求。提出了一种基于USB总线的低成本边界扫描测试主控系统的硬件设计方案；该系统以便携式计算机为平台，用FPGA实现JTAG主控器生成满足IEEE1149．1协议的边界扫描测试信号，并用普通的SRAM实现存储器共享；该系统可以对系统级、PCB级和芯片级集成电路进行边界扫描测试以及进行边界扫描测试的研究和实验；通过试验，系统性能满足设计要求。     

高速边界扫描主控器设计

分析边界扫描测试技术的工作机制和对测试支撑系统的功能需求,提出一种基于USB总线的高速边界扫描测试主控器的设计方案.利用CY7C68013作为USB2.0接口控制器,使用CPLD实现JTAG主控硬核,完成JTAG协议和USB总线协议的相互转换.JTAG的TCK时钟频率可调,最高可达48 MHz.用户可利用该边界扫描控制器方便高效地进行边界扫描测试.     

可测试性设计技术在一款通用CPU芯片中的应用

可测试性设计(Design-For-Testability,简称DFT)是芯片设计的重要环节,它通过在芯片原始设计中插入各种用于提高芯片可测试性的硬件逻辑,从而使芯片变得容易测试,大幅度节省芯片测试的成本。文中介绍了在一款通用CPU芯片的设计过程中,为提高芯片的易测性而采取的各种可测试性设计技术,主要包括扫描设计(ScanDesign)、存储器内建自测试(Build-in-self-test,简称BIST)以及与IEEE1149.1标准兼容的边界扫描设计(BoundaryScanDesign,简称BSD)等技术。这些技术的使用为该芯片提供了方便可靠的测试方案。     

基于JTAG的星型扫描技术的研究

传统的串型扫描拓扑结构已经不能满足系统发展所要求的测试任务,随着边界扫描技术的飞速发展,IEEE 1149.7标准提出了支持星型拓扑扫描功能的TAP.7接口规范。重点对TAP.7接口的星型扫描技术进行了深入的研究,详细介绍了基于JTAG的具有星型扫描功能接口的设计原理,重点对此TAP.7接口进行了设计,并对共享DTS连接的拓扑技术分支选择和星型扫描功能进行了仿真验证。     

基于VXI总线的多功能边界扫描控制器的研制

根据系统级边界扫描测试技术的需求，研制了基于VXI总线的多功能边界扫描测试控制器，具备三种操作模式：IEEE1149．1TAP模式、IEEE1149．5主控制器模式和从控制器模式；由上位机控制模件组态到期望的模式，模件上的TAP口控制器产生1149．1测试信号，提供给JTAG口用于通过TDO／TDI扫描链对被测目标板进行边界扫描测试；IEEE1149．5主控制器可完成和从控制器间的通讯以便对机箱或子系统级中可测试性模件进行边界扫描测试，兼容于BSDL和EDIF文件格式的自动测试向量生成软件可实现多种扫描测试功能。     

基于SQLite和SVF的边界扫描测试生成设计

SVF(Serial Vector Format,串行矢量格式)是一种测试矢量的通用描述形式,通过解析SVF文件,生成符合JTAG时序的测试信号,包括TCK、TMS、TDI以及预期的TDO值,这些测试信号可直接与被测系统相连,控制扫描测试过程。为方便查找与参数信息共享,将信息分类存入嵌入式开源SQLite数据库中。最后利用CY7C68013通过并口方式验证SVF解析器产生的测试信号。验证结果表明,SVF解析器可正确解析SVF文件,产生符合JTAG时序的测试信号。     

基于JTAG的可重构Flash快速编程方法

提出一种基于JTAG的可重构Flash快速编程方法及其硬件框架。将Flash编程控制流程序预先下载至片上SRAM,并由硬件自行识别和执行,而JTAG接口仅用于传输数据,有效消除JTAG总线传输瓶颈,提高Flash下载速度。通过向片上SRAM下载不同的Flash编程控制流程序,实现Flash下载控制流程的重构,可支持不同类型Flash的在线编程。该设计硬件资源开销小、灵活性强。实验结果表明,编程速度约为传统方法的17倍。     

基于分层结构的硬件仿真器设计

基于JTAG调试系统的硬件仿真器结构特点,提出分层结构的设计方法,将硬件仿真器划分为协议层和物理层。协议层负责将软件调试操作命令解析成一组基本的硬件微操作,物理层负责将硬件微操作的数据按照JTAG信号定义进行编码和解码操作。分层设计可以使各层根据自己的特点进行独立设计与优化,便于团队进行协作开发从而提高设计效率。