共查询到18条相似文献,搜索用时 250 毫秒
1.
2.
3.
由于传统系统在实际应用中数据采集速率较低,且丢包率较高,无法取得预期的数据采集效果,提出了基于可编程阵列逻辑(Field Programmable Gate Array,FPGA)的电子设备运行数据智能采集系统。采用客户机和服务器(Client/Server,C/S)结构构建系统架构,将系统划分为应用层、逻辑层、数据层3个部分。系统硬件方面对数据采集器与FPGA进行选型与设计,利用FPGA控制数据采集器实时采集电子设备运行数据;系统软件方面设计了数据传统功能模块与数据智能采集功能模块,实现系统设计。实验证明,设计系统的数据采集速率比值在9.5以上,丢包率在0.5%以下,在电子设备运行数据智能采集方面具有良好的应用前景。 相似文献
4.
5.
本文介绍了以FPGA为平台的高速模拟量采集系统,重点说明了FPGA高速模拟量采集逻辑模块设计。针对机载系统中存在多种类多数量的模拟量采集需求,设计一种通用的高速模拟量采集系统,在FPGA中将采集值计算为浮点数,处理器软件中仅需进行数据转换即可得到采集结果。利用FPGA并行采集、并行计算可实现高速采集。以16路模拟量采集进行了仿真和试验验证。 相似文献
6.
FPGA控制实现图像系统视频图像采集 总被引:21,自引:6,他引:21
介绍了一种以DSP为核心的图像系统中,以FPGA为数据采集逻辑控制单元,用DSP控制实现了黑白全电视信号图象数据采集。在介绍了系统组成原理的基础上,详细讨论了采集部分的结构和FPGA的控制逻辑,DSP响应中断实现数据转移和存储。采用FPGA实现视频信号数据采集,可提高系统性能,同时具有适应性与灵活性强,设计、调试方便等优点。通过系统成像实验,已获得清晰的图象。 相似文献
7.
8.
9.
介绍了基于FPGA及AD9224的高速数据采集系统。该设计用AD9224来实现AD转换,用FPGA实现控制逻辑,用FIFO作为AD转换与FPGA之间的高速缓冲存储区。实现了高速数据采集、数据的快速传输和模块灵活控制三者的结合。FPGA模块设计使用VHDL语言编写,用MAXPLUS实现软件设计和仿真验证。 相似文献
10.
《电子制作.电脑维护与应用》2020,(15)
本文利用FPGA强大的控制能力和丰富的片内逻辑及引脚资源,设计并验证了一种基于FPGA的通用数据接口,该通用数据接口可用在大坝前端传感器数据采集及传输系统模块中,以解决采集数据通道多,控制复杂的问题。该通用数据接口已实现总线并行接口、I~2C及UART接口控制器逻辑,可同时完成串并行数据的传输,及对A/D芯片的控制。 相似文献
11.
12.
介绍可编程逻辑器件(FPGA)与数字信号处理器(DSP)在航空发动机参数采集系统中的应用研究。文章以EP4CE115F23I7可编程逻辑器件与TMS320VC5416数字信号处理器为核心设计、开发发动机参数采集系统。采用模块化设计,根据电路功能将发动机参数采集系统硬件分解为AD信号采集模块、通讯模块、离散量控制模块、数据处理模块以及参数记录模块。FPGA软件方面采用应用广泛的VERILOG语言,DSP软件采用C语言与汇编语言混合编程。并将发动机参数采集系统成功应用于某型直升机,效果良好。 相似文献
13.
在FPGA实现RS422串口通信的常用方法中经常遇到诸多问题,如FIFO深度读取不正确、FIFO写数据端口与读数据端口时序竞争、多个模块间信号延时导致FPGA亚稳态等问题,因此设计了一种新型的RS422串口通信实现方法;该方法通过利用寄存器数组作为循环缓存代替FIFO,利用计数器代替传统的波特率产生模块,把常用方法中的多个模块整合成一个模块,只采用一个主时钟,所有寄存器的时钟输入端共享一个时钟,对FPGA逻辑与时序进行了有效约束,避免了FPGA中亚稳态产生;试验结果表明该方法实现的RS422串口通信高速、可靠、稳定,并且利用FPGA实现RS422串口通信,可使整个系统更为灵活、紧凑,减小整个电路的体积,提高系统的可靠性和稳定性。 相似文献
14.
15.
16.
一种基于FPGA技术的图像处理系统,实现了图像数据的A/D采集、在SRAM以及SDRAM中的存取、在FPGA内部的DSP运算以及图像数据的D/A输出,具备图像融合处理功能。文章在阐述系统结构、总体方案和设计思想基础上,重点论述了系统各模块划分、芯片选型依据以及系统有关模块的接口设计。 相似文献
17.
18.
测试系统中的信号采集是系统的一个重要环节;文章提出了一种基于FPGA的高速模拟信号采集卡,采用Verilog HDL实现FPGA内部逻辑电路设计,采用AD7938实现ADC采样模块;总线选择BLVDS,FPGA完成BLVDS总线上数据的接收、发送以及数据的缓存,上位机指令和板卡反馈数据依照Modbus协议进行传输,C8051F120完成对FPGA内部BLVDS接收电路缓存数据的读取,根据上位机指令对AD7938控制寄存器以及影子寄存器进行控制,并启动BLVDS驱动电路完成数据的发送;实验结果表明:通信速度快、稳定、可靠,电压采集的结果控制在±0.10V允许范围内。 相似文献