捷变频雷达自动化测试及关键技术

在介绍捷变频雷达的信号特征的基础上,分析了捷变频雷达自动化测试中的基于瞬时测频方案的射频环境仿真及关键技术、基于射频延迟线方案的射频环境仿真及关键技术;指出了捷变频雷达信号射频环境仿真、通用软件平台设计和故障自动诊断是捷变频雷达自动化测试中的关键技术,讨论了软件平台的通用性问题即测试程序集(TPS)的可移植性、TPS与硬件平台的无关性等内容,最后分析了故障自动诊断技术的方法和关键技术。     

一种基于FPGA的并行结构瞬时测频方法

针对捷变频雷达信号的数字测频存在数据处理量大、实时性要求高的问题,介绍了一种基于正交混频、滤波抽取和瞬时自相关算法的并行结构测频方法.通过将正交混频本振频率设为采样频率的四分之一,减少了正交混频模块和滤波模块的FPGA资源消耗.测试结果表明该测频算法的数据处理能力、实时性及测频精度能够满足雷达目标模拟器的测频需求.     

可远程控制的快速跳频源控制系统设计

介绍一种以单片机和FPGA为核心的跳频源的控制单元。控制单元采用液晶触摸屏实现人工输入控制参数并显示对应的工作状态,同时可以通过串口与计算机通信,采用 VC编程,实现人机交互控制捷变频源的工作方式并在液晶屏上显示。对实物的测试结果表明,该控制单元可以实现对跳频源的本地控制和远程控制。     

S波段全相参捷变频雷达收发中频部件设计

提出了一种由直接数字频率合成、倍频链和锁相环构成的二次变频方案,实现了宽带捷变频多普勒雷达收发中频部件系统设计。综合考虑频率合成器和雷达收发射频前端电路的设计要求,在保证频谱纯度的条件下,利用锁相环产生捷变频宽带本振,较好地将中心频率为50MHz的低频窄带线性扫频脉冲调制信号变频到具有500MHz带宽的S波段。给出了采用该方案的实验结果。     

捷变频PD雷达导引头目标及干扰回波模拟器设计

捷变频雷达导引头目标与干扰回波信号的研究目的是为了满足捷变频雷达导引头在研制开发中各项软硬件功能调试的需求,研制一部通用型的捷变频雷达导引头目标与干扰回波模拟系统;表征机动目标运动模型的主要参数,提出了目标及干扰回波模型的建立方法,并对回波模拟进行分析,采用DRFM和DDS设计出具有实时模拟能力的中频回波信号源,在此基础上对捷变频雷达导引头目标与干扰回波模拟器进行了设计;试验证明,该模拟器达到了设计要求,有较强的工程应用价值。     

基于ADS的Ku波段梳状谱发生器的设计

梳状谱发生器是宽带捷变频频率综合器的一项关键技术,能够简单、高效地产生多功能捷变频雷达频率源需要的低杂散、低相位噪声的基频信号。介绍了一种基于ADS软件的梳状谱发生器设计方法,仿真并设计了输入频率为720 MHz、输出频率范围覆盖12 960 MHz～16 560 MHz的梳状谱发生器。为某宽带捷变频频率源的形成提供了Ku波段扩频信号,同时具有优良的输出频谱纯度和低的相位噪声。     

基于DSP的短波跳频频率合成器的设计

针对传统跳频通信系统跳频器的频率转换速度慢、分辨率低等不足,设计了基于现代数字信号处理和直接数字频率合成技术的高性能跳频器,采用高速数字信号处理器(DSP)和直接数字频率合成器(DDS)来完成跳频器的功能,以m序列为跳频序列;DSP采用TI公司的TMS320VC5402,它一方面作为DDS芯片的控制器,控制DDS芯片的工作;另一方面产生m序列;DDS芯片采用ADI公司的AD9852,它在DSP的控制下完成频率合成,同时还可以实现数字调制;跳频信号输出后经测试系统进行检测,输出幅度随频率变化的阶梯波,以此来测试系统输出跳频信号的性能.     

高性价比雷达回波模拟系统跳频源的研制

针对雷达回波模拟系统的需要,选取具有数字接口、高度集成的DDS电路,实现了200MHz～250 MHz带宽内输出频率数控可变,系统跳频速度高于200 000跳/秒,频率分辨率小于3Hz,输出信号杂散优于70dBc,数据传输速率快,体积约50mm×80mm×30mm;给出了跳频源硬件电路和软件程序的具体设计方法,经过实际测试,验证了该电路便于数字控制,体积小、成本低,输出信号实现了低杂散、快跳变、误差小、频率分辨率高,系统整体性能优异。     

基于DDS倍频技术的宽带雷达信号产生

直接数字频率合成器(DDS)具有捷变频、合成任意波形、频率分辨率高等优点,是新一代数字合成宽带雷达、通信信号产生的新技术,但是因为DDS输出频谱杂散电平和谐波电平偏高,为了获得宽带高纯频谱雷达信号需采用DDS+倍频技术。     

介绍一种跳频频率合成器

<正> 跳频频率合成器是跳频电台中产生跳频信号的部件。使典型的PLL频率合成器的可变分频器的分频比受伪随机码控制则频率合成器的输出频率便按伪随机码的规律跳变,这就构成了跳频频率合成器。因为跳频频率合成器工作在频率不断跳变的开关状态,所以跳频频率合成器必须具备不同于一般频率合成器的特殊要求,例如要求换频速度快,输出频率稳定度高,输出频谱纯净等等。这些要求在设计跳频频率合成器时,必须仔细考虑。数字PLL频率合成器能产生众多稳定度高、频谱纯净的点频,因此用其组成低、中速跳频频率合成器是比较理想的方案。随着大规模集成电路的出现,使数字PLL频率合成器的设计变得非常方便,而且大规