一种S波段宽带跳频频率合成器的设计与实现

讨论了一种输出频带宽、跳频时间短、相位噪声低、杂波抑制高的频率合成器的设计方法;该方法采用STW81102频率合成芯片,是一个将PLL和VCO集成在一起的低成本单片多频带射频频率合成器芯片,并利用8515单片机软件模拟I2C总线通信对STW81102芯片进行置数控制输出频率;基于该方法实现了输出频率范围为3100~3400MHz,步进频率为20MHz的宽带跳频频率合成器,实验结果表明该频率合成器输出功率大于+5dBm,杂波抑制大于65dB,相位噪声优于-95dBc/Hz/10kHz。     

一种实用的超短波跳频频率合成器的设计

跳频通信的关键技术之一是跳频频率合成器的研制,文中介绍了一种用DDS技术结合锁相环的倍频方案,实现了频率的快速跳变和精细步进,同时简化了系统的设计并提高了系统的可靠性。     

跳频码发生器的设计

<正> 一、概述跳频是用一定的码序列选择的多频率频移键控。跳频频率由跳频器提供,跳频器主要由码发生器及频率合成器组成。跳频速率的快慢主要受频率合成器的限制,而跳频系统的性能却由码发生器产生的伪码决     

双PLL集成频率合成器

介绍双PLL集成频率合成器芯片MC145149的应用方法,以及用它构成高速跳频频率合成器的电路设计原理.     

快速跳频电台频率合成器的研究

跳频通信具有很强的抗干扰能力,是未来战场通信的主要通信手段。跳频速率的快慢很大程度上决定了跳频电台抗干扰能力。实现快速跳频通信的关键之一是要求频率转换时间极短的频率合成器,常规的频率合成技术已难以满足要求。论文介绍一种数字式直接频率合成器加锁相环(DDS PLL)的频率合成器,具有换频时间短、覆盖波段宽、分辨率高等优点,可以满足战场通信用的快速跳频电台的要求。     

基于DSP的短波跳频频率合成器的设计

针对传统跳频通信系统跳频器的频率转换速度慢、分辨率低等不足,设计了基于现代数字信号处理和直接数字频率合成技术的高性能跳频器,采用高速数字信号处理器(DSP)和直接数字频率合成器(DDS)来完成跳频器的功能,以m序列为跳频序列;DSP采用TI公司的TMS320VC5402,它一方面作为DDS芯片的控制器,控制DDS芯片的工作;另一方面产生m序列;DDS芯片采用ADI公司的AD9852,它在DSP的控制下完成频率合成,同时还可以实现数字调制;跳频信号输出后经测试系统进行检测,输出幅度随频率变化的阶梯波,以此来测试系统输出跳频信号的性能.     

基于混沌序列的跳频信号源FPGA设计与实现

提出了一种基于混沌序列的跳频信号源的设计及硬件实现方法;该方法基于FPGA技术,以Logistic混沌映射电路作为跳频序列发生器,以直接数字频率合成器作为跳频信号源的基础;在FPGA上完成数字频率合成,并利用高性能的AD9777实现数模转换;实验测试结果表明,该信号源在2MHz～32MHz频率范围内,实现了16个频点的跳变频率且性能良好,能够满足实际工程的需要。     

一种高分辨率频率合成器的设计

本文对直接数字频率合成芯片AD9954进行了介绍,对DDS率合成器的原理和设计方法进行了论述,然后从硬件和软件两部分对高分辨率快速跳频DDS基带频率源的设计进行了详细的介绍,对于基带频率合成器的设计具有一定的指导意义.本文设计的频率合成器的输出频率范围22MHz—37MHz,分辨率为5Hz.     

锁相频率合成与锁相调频

<正> 七十年代以来,锁相式频率合成器作为发射机的激励器、接收机的本振源,在无线通信设备中得到广泛应用。其主要特点是:①频率稳定度,准确度高。②频谱纯。③大部分电路数字化、集成化。④调谐速度快;选择频率不寻找、不微调,近年来,应用微处理器实现频率控制自动化,并能适应跳频通信。30MHz以上的无线通信广泛采用调频制,对调频设备     

采用DDS PLL技术实现的L波段频率合成器

直接数字合成(DDS)是近年发展起来的一种新型合成技术,有频率分辨率高,转换时间短,相位噪声低等特点,与锁相合成技术(PLL)配合,可以设计出频带宽、分辨率高的频率合成器。本文介绍了一种DDS PLL的混合结构,实现了一个用于卫星数据采集系统中频发射单元载频源的频率合成器。     

DDS激励PLL跳频频率合成器的研究

直接数字式频率合成(DDS)是最新的频率合成方法,它具有分辩力高、转换速度快等优点。本文首先分析了DDS的杂散性能,其次分析了DDS与DS、PLL几种基本组合方案,对DDS激励PLL的方案进行了性能分析和实验研究。最后实现了VHF波段快速跳频频率合成器,其频率转换时间<10μs。     

采用DDS+PLL技术实现的L波段频率合成器

直接数字合成(DDS)是近年发展起来的一种新型合成技术,有频率分辨率高,转换时间短,相位噪声低等特点,与锁相合成技术(PLL)配合,可以设计出频带宽、分辨率高的频率合成器.本文介绍了一种DDS+PLL的混合结构,实现了一个用于卫星数据采集系统中频发射单元载频源的频率合成器.     

基于DSP和DDS的差分跳频系统频率合成器设计

差分跳频技术以其跳速高、抗干扰能力强等特点,是今后短波跳频通信的发展方向。本文主要介绍一种差分跳频系统中的频率合成器设计方案,选用直接数字频率源DDS芯片AD9854作为核心器件,采用DSP芯片TMS320VC5402控制DDS的方式输出发射频率。实际测试结果表明:频率转换速率快,波形质量好。     

小数分频频率合成器专用集成电路的研制

本文介绍了小数分频频率合成器的工作原理及设计方法。小数分频技术是频率合成中的新技术。这种技术的特点是使单环锁相频率合成器的平均分频比变为小数。     

基于DDS的快速跳频频率合成器的设计

介绍了直接数字频率合成(DDS)技术的工作原理及特点,并给出了基于DDS设计快速跳频频率合成器的方案。     

电视制导导弹无线电控制指令跳频传输研究

根据电视制导导弹的工作特点,研究建立了无线电制导指令跳频传输模型,在此基础上重点设计了基于DDS+PLL+直接倍频方法的频率合成器和m序列的跳频序列发生器。     

高性价比雷达回波模拟系统跳频源的研制

针对雷达回波模拟系统的需要,选取具有数字接口、高度集成的DDS电路,实现了200MHz～250 MHz带宽内输出频率数控可变,系统跳频速度高于200 000跳/秒,频率分辨率小于3Hz,输出信号杂散优于70dBc,数据传输速率快,体积约50mm×80mm×30mm;给出了跳频源硬件电路和软件程序的具体设计方法,经过实际测试,验证了该电路便于数字控制,体积小、成本低,输出信号实现了低杂散、快跳变、误差小、频率分辨率高,系统整体性能优异。     

跳频通信宽频段频率合成器的分析与实现

设计和实现了一种高分辨率、低相位噪声、可用于快速跳频的基于∑-Δ调制的小数分频宽频段跳频频率合成器。主工作频率范围为1 800 MHz～1 900 MHz,辅助工作频率范围为600 MHz～820MHz,在偏离主频10 kHz时相位噪声优于-80 dBc/Hz,非谐波杂散小于-60 dBc,频率分辨率小于100Hz,换频时间小于50μs,这种新型频率合成器简单实用、性价比高,有广阔的应用前景。     

新型双环900M Hz、1800M Hz频段数字调谐系统

研究了DDS+双PLL构成的新型数字调谐系统:A环产生DDS所需的时钟信号,B环产生高频输出。B环使调谐器输出频率f0作较大变化,A环和DDS使f0作小变动。该系统工作频率为850MHz￣925MHz和1700MHz￣1850MHz,频率分辨率可达25kHz。在单片微机控制下,可实现跳频。     

基于RS码的跳频信号发生器的设计

为了得到具有最佳跳频性能的跳频图案,采用RS码作为跳频序列,控制DDS产生各种频率正弦波。RS跳频序列具有非重复且汉明相关性能好的特性,能够使跳频信号产生最大的跳频增益。相比传统跳频序列,RS跳频序列不存在频率滞留问题。直接数字频率合成器DDS具有许多直接式频率合成技术DS和问接式频率合成技术IS所不具备的优点,如具有极高的频率分辨率和极短的频率转换时间等。文中给出了跳频信号发生器的设计方案,使用MATLAB仿真验证了该方案的可行性。