信号处理中高速计数器的设计及FPGA实现

在信号处理中,为了准确测量和定位,对计数器的计数精度有极高要求。提出了一种利用常用逻辑器件,结合现场可编程器件（FPGA）实现200MHZ甚至更高频率的高速计数器的方法,并已用硬件具体实现。该计数器可用于高精度的TOA、PW测量等方面。     

利用PC机实现高速数据的精密定时采集

以ＰＣ机Ｉ／Ｏ扩展槽的两个空闲中断源为中断入口，采用简单、灵活的集成电路作为外部时钟电路，使晶报频率经过计数器分频而得各种时钟信号，然后利用ＰＣ机外中断功能，实现两级优先级中断。根据需要，可通过更换晶振的简便方法进一步提高定时精度和时钟速率，从而为完成各种高速数据采集提供了条件。利用本电路和程序，在８０２８６兼容机上实现了高速脉冲信号的精确定时采集，实践证明了本方法的优越性。     

基于可编程计数器的互斥多变量时序电路

应用可编程计数器实现互斥多变量时序逻辑电路时，应优先考虑按二进制时序进行状态分配，因这样分配不需要进行预置数，电路简单，并将0000代码分配给初始状态，以便使用计数器的清零操作。本文综合利用集成可编程计数器的计数、置数、保持三种操作，论述了如何实现互斥多变量时序逻辑电路的方法。     

Minas A4系列交流伺服电机的PLC控制

本文采用西门子S7-224为主机,实现了时Minas A4系列交流伺服电机的控制,通过PTO发出频率可变的高速脉冲控制电机运行,利用高速计数器对电机的编码反馈信号进行计数,实现了闭环控制,可在机械加工、生产线等系统中与其它设备实现无缝连接,提高整体的自动化水平.     

CMOS分频电路的设计

本文讨论了用于高速串行收发系统接收端的时钟分频电路的设计.通过对扭环计数器工作原理的分析,提出了一种基于类扭环计数器的分频电路,该电路可以模式可选的实现奇数和偶数分频,并达到相应的占空比.所设计电路在SMIC0.18um CMOS工艺下采用Cadence公司的Spectre进行了仿真,结果显示电路可对1.25GHz时钟完成相应分频.     

面向骨干网流量分析与管理的计数器结构

针对高速骨干网流量分析与流量管理对大规模高速统计计数器的需求,提出了一种简单、高效的主动式计数器结构——DALCA,其新颖之处在于对计数器向量进行分层,除第1 层外,其他各层子计数器向量采用多级哈希表的形式进行组织,获得了良好的空间效率和时间效率.与现有的主动式计数器结构BRICK 相比, DALCA 的空间效率与其接近,但是时间效率明显优于BRICK.采用真实的骨干网流量数据,通过仿真实验对DALCA 的性能进行了评估,结果表明:执行查询操作时,DALCA的访存带宽需求约为BRICK 的1/10;执行更新操作时,DALCA的访存带宽需求约为BRICK 的1/6.     

并行计数器ROM及其在多输入并行加法网络中的应用

随着集成电路的飞跃发展,有可能用记忆元件来实现运算电路,本文提出利用ROM(Read only Memory)实现运算电路的一种方法。首先,提出各种并行计数器ROM的数学模型,其次,提出利用这种并行计数器ROM作为基本单元的多输入并行加法网络的构成算法,最后,对影响速度的因素进行讨论。 本文提出的多输入并行加法网络不但具有对于任何权(Weight)的输入信号直接进行高速处理的特点,而且,还具有结构非常简单、容易实现计算机辅助设计(CAD)的优点。因此,这种电路非常适合于高速乘法器、高速乘加器、高速卷积处理器,以及高速数字滤波器等信息处理用运算电路。     

基于嵌入式PLC的高速计数器的开发

介绍一种新的工控产品开发平台--嵌入式PLC,嵌入式PLC是具有PLC功能和CAN网络互连功能的开发平台.重点介绍利用该平台开发的高速计数器的软硬件设计及该高速计数器基本功能.本文的目的是想提供给广大工程技术人员一种新的工控产品开发方法.     

基于CAM的高速IP数据包分类技术

数据包分类技术是在高速网络环境中保证网络服务质量的一种重要技术，是设计高端路由器、交换机、防火墙等网络设备时必须要考虑的重要因素之一。在分析现有的高速数据包分类技术的基础上给出了一种基于CAM的高速数据包分类的实现方法。通过比较可知，该分类方法在最坏情况下的时间复杂度和空间复杂度都明显低于其它的分类方法，而且实现简单，性能高。     

基于AT89C2051单片机的双向门进计数器

对于图书馆、超市等人流量较大的场所，要进行客流量统计，以及实时掌握现有客容量，门进计数器是必不可少的。这里，提出了一种基于AT89C2051单片机的简易双向门进计数器的实现方法。