FPGA设计中由于延迟产生的冒险现象分析及消除

在使用FPGA器件设计组合逻辑电路时，由于连线和逻辑单元的延迟作用，使输出信号出现毛刺，产生冒险现象，影响逻辑电路的稳定性。本文基于Verilog HDL，对硬件描述语言设计的组合逻辑电路中冒险现象产生的原因进行分析，介绍了通过加入采样脉冲和加入D触发器消除冒险现象的方法。并给出了实例程序、仿真波形及综合后的电路结构图。     

基于免疫原理的逻辑电路设计算法

硬件进化是基于进化计算和可重构硬件的新兴研究领域。逻辑电路的进化设计是硬件进化的主要研究方向之一。文章将生物免疫系统的进化非选择机制引入到逻辑电路设计中,提出了相应的逻辑电路设计算法,并给出了该文算法和进化算法的对比实验结果,结果表明该文算法更加有效。     

改进GA的边缘计算任务卸载与资源分配策略

针对现有边缘计算计算卸载算法存在的延迟较大且负载不均衡的问题,提出一种移动边缘计算中基于改进遗传算法的计算卸载与资源分配算法.基于提出的移动边缘计算网络构建系统模型,其中包括能耗、平均服务延迟、执行时间以及负载均衡模型.以能耗、延迟、负载均衡最小化为优化目标,利用改进的遗传算法进行求解,其中采用染色体一维表现形式、交叉和变异算子提高算法的性能.利用iFogSim和Google集群对所提算法进行模拟仿真实验,结果表明,算法种群数量和最大迭代次数的合理值分别是60和25,所提算法得到的计算卸载和资源分配策略在能耗、负载均衡、延迟和网络使用率方面的表现均优于其它算法.     

基于深度强化学习的存内计算部署优化算法

针对存内计算大规模神经网络部署导致的计算延迟、运行功耗较大等问题，提出了基于深度强化学习的神经网络部署优化算法。首先，建立了马尔可夫决策过程的任务模型，优化神经网络的延迟和功耗，完成片上计算核心的部署。其次，针对优化部署过程中，存在求解空间过大、探索能力不足等问题，提出了一种基于深度强化学习的智能部署优化算法，从而得到近似最优的神经网络部署策略。最后，针对强化学习探索能力不足的问题，提出了一种基于内在激励的奖励策略，鼓励探索未知解空间，提高部署质量，解决陷入局部最优等问题。实验结果表明，该算法与目前强化学习算法相比能进一步优化功耗和延迟。     

基于矩阵初等变换的量子可逆逻辑电路双向综合算法

基于矩阵初等变换,提出了量子可逆逻辑电路双向综合算法。该算法依据两数字间的汉明距离,通过交换矩阵行号或矩阵元素对量子可逆逻辑电路的矩阵进行初等行变换。在变换的过程中,利用邻接矩阵的电路转化规则,生成任意给定置换的量子可逆逻辑电路。与其它同类算法相比,由于不需要穷尽搜索,该算法的时空复杂度有大幅降低;又由于采用任意n量子扩展通用Toffoli门,该算法可综合任一置换(奇或偶置换)的量子可逆逻辑电路,并且电路中门的数量有所减少。     

面向书脊图像的特征提取与匹配技术研究

论文算法面向于书脊图像,解决了SIFT特征提取与匹配计算过程中耗时过长的问题,实现了一种基于统一计算设备架构(CUDA)加速的SIFT特征提取与匹配的算法.该方法充分利用图像处理单元(GPU)的并行计算和浮点计算能力,大幅度的提高算法运行速度,论文将应用于智能书柜场景中,书脊图像具有角度不一,数据量大等问题,该算法解决了准确性和实时性问题.     

一种基于抖动约束的整形算法

通过分析传统的通信量整形算法中由数据缓冲引入的延迟抖动问题,提出了一种基于抖动约束的通信量整形算法.在整形过程中,延迟是由数据缓冲的充满程度和令牌输出速率决定的.通过在线检测数据缓冲的充满程度和令牌的输出速率,计算出数据包的延迟和延迟抖动,然后根据延迟抖动约束动态调整整形器的参数,使数据分组在整形过程中经历的延迟抖动保持在约束范围之内.实验结果表明,该算法不仅可以平滑突发数据流,而且可以有效地降低由数据缓冲造成的延迟抖动.     

关于时序电路的一个新的启发式测试码生成算法

本文描述的是为检测时序逻辑电路中的故障,计算测试码的一种新的启发式的算法。在该算法中,逻辑电路之逻辑单元的值表示为具有六个分量的布尔向量,本算法的主要过程是这些值之间的运算。本文介绍了该算法的一些基本原理,并举例说明了它们的应用过程,同时,通过一个实施系统介绍了我们的一些经验。     

一种三值逻辑电路的模拟方法

本文介绍一种三值逻辑电路的模拟方法，它是通过构造模拟三值逻辑电路的基本元件。这些元件以所构造模拟保持信号连接线作为计算对象，使模拟的各个功能由保持信号关系的过程来模拟。     

粒计算在数字逻辑电路分析与设计中的应用

逻辑优化是数字逻辑电路分析与设计的关键,对于降低系统复杂性,减少系统功耗和提高系统安全性有重要作用。随着数字逻辑电路规模的不断扩大,传统的理论将面临新的挑战。从知识工程角度看,逻辑优化的本质是知识约简的过程。粒计算(granular computing,Gr C)是处理大规模、复杂问题的人工智能新方法。在简述现有逻辑优化算法和粒计算理论发展现状的基础上,研究了粒计算理论中的等价关系、相容关系、覆盖等知识模型以及用粒矩阵刻画的知识发现算法,指出了将其应用于大规模数字逻辑电路逻辑优化的研究方向与研究思路。     

考虑多输入同时翻转的晶体管级时序分析技术

为了克服现有延时模型所遇到的困难,本文对静态时序分析中通过晶体管级电路模拟来计算门延时的方法进行了研究,该技术的关键是延时测试波形的自动生成。文中分析了多输入同时翻转对最大门延时的影响,提出了一种可以用于测试波形生成的多输入同时翻转模型。基于该模型,提出了互补CMOS电路和传输管电路延时测试波形的生成算法。将模拟计算门延时的方法与晶体管级电路的功能模型提取技术结合在一起,实现了一个晶体管级电路的静态时序分析工具-SpiceTime。实验结果表明,SpiceTime的分析结果均大于HSPICE的模拟结果,而且误差不超过2．7％。Spice-Time的分析时间与电路大小成线性关系,单个门的平均分析时间约为0．3秒。实验结果表明,如果使用单信号翻转模型,最大延时最多可以被低估4．8％。     

针对串扰引起的时延故障的测试产生

串扰的出现可能会导致电路出现逻辑错误和时延故障．因此，超深亚微米工艺下，在设计验证、测试阶段需要对串扰问题给予认真对待．由于电路中较长的通路具有较短的松弛时间，因此容易因为串扰问题产生时延故障．针对这类故障给出了一个考虑较长通路上串扰现象的时延故障测试产生算法，该算法采用了波形敏化技术．实验结果表明，采用文中的技术可以对一定规模的电路的串扰时延故障进行测试产生．     

基于遗传算法的模糊PI控制器

模糊PI控制器具有鲁棒性强、控制灵活等优点，但是将其应用于纯迟延系统时超调量较大、响应速度慢。针对此提出了一种基于遗传算法的模糊PI控制器，使用遗传算法对模糊逻辑系统参数进行训练。在以往的模糊逻辑系统建立过程中，主要依靠专家知识或工作人员经验来确定其主要参数（如模糊推理规则和隶属函数参数等），而该文利用遗传算法对样本数据进行优化来获取系统参数。在遗传算法中，将推理规则和隶属函数参数的确定结合在一起，从而确定最优的模糊逻辑系统。仿真试验结果表明，由该方法得到的控制器用于纯迟延系统具有响应快，超调量小等优点。     

一种基于瞬时无功功率理论的谐波电流实时检测新算法

介绍了传统的基于瞬时无功功率理论的ip-iq谐波电流检测算法;针对谐波检测环节产生的时延问题,提出了一种基于传统的瞬时无功功率理论、通过增加预置补偿角来消除时延的谐波电流实时检测新算法。Matlab动态仿真结果表明,利用增加预置补偿角的新算法进行谐波检测补偿效果较好,补偿后的电流波形接近正弦波,实现了谐波的实时检测,验证了该算法的可行性和有效性。     

基于PCED的过程控制系统安全分析方法

针对常用安全分析技术应用中存在的不足,提出一种基于过程控制事件框图（PCED）的计算机过程控制系统安全分析方法。该方法根据系统的特点建立描述其控制逻辑的PCED模型,构造＂动作-部件-变量＂的影响路径,通过算法分析控制逻辑的安全性。以计算机控制化学反应过程系统为例用该方法进行安全分析。     

基于语音波形外观的基音提取算法

在对人用视觉提取基音周期过程模拟的基础上，提出一种基于语音波形外观形状的时域基音周期提取算法，该算法利用语音波形的一次峰值点和二次峰值点的幅度和位置以及峰到前峰的距离等几种属性，来判断决定基音周期值，具有算法简单、运算量小、能准确定位各基音周期位置的特点。     

面向数据的BPM中服务垂直匹配研究

针对面向数据的业务流程管理(BPM)系统中逻辑模型向物理模型的自动转换问题,提出一种服务垂直匹配解决方法。利用XML描述artifact类型的实例,在此基础上,给出以artifact为中心的业务流程模型ArtiFlow的形式化描述及逻辑服务的定义,进而从流程描述中提取逻辑服务,基于XML文档树的嵌入方法,提出逻辑服务到物理服务的匹配算法。     

融合模糊逻辑与马尔可夫决策过程的边缘计算切换策略

在边缘计算切换策略中,针对马尔可夫决策过程（Markov decision process,MDP）传输时延高且环境适应能力差等问题,提出了一种融合模糊逻辑与马尔可夫决策过程的边缘计算切换策略。采用模糊逻辑算法将系统参数模糊化,并且将模糊值引入适应度函数,保证系统参数能够有效融合;利用差分进化算法求解适应度函数最大值,从而选取出该环境的最优规则,提高边缘计算对环境的适应能力;将适应度函数引入MDP,提高系统综合性能。该方案将移动智能设备作为任务卸载发起方,将边缘服务器作为任务卸载对象,对一维MDP切换策略、一维仅时延MDP切换策略、二维MDP切换策略、模糊逻辑MDP切换策略、最小距离切换算法和最小时延切换算法进行仿真。仿真结果表明,模糊逻辑MDP的边缘计算切换策略的任务执行平均时长为608.8 s,较一维MDP切换策略、一维仅时延MDP切换策略、二维MDP切换策略、最小距离切换算法和最小时延切换算法分别降低了27.2%、8.6%、37.1%、41%和22.3%。该方案在提高了基于MDP的边缘计算切换策略的环境适应性的同时,大幅降低了边缘计算的传输时延。     

带时间参数的测试产生

进延测试对于高速集成电路非常重要。本文介绍一个带时间参烽的时延测试产生系统。该系统使用一个时刻逻辑值来表示一个波形,并将输入波形限制为只有唯一的一个输入在０时刻有跳变,其它输入为稳定的０或１,从而实现了波形敏化条件下的时延测试产生,与以往的不考察时间因素的时延测试产生系统相比,带时间参烽的测试产生提高了故障覆盖率,并且更接近于电路的实际。     

A new automated design and optimization method of CMOS logic circuits based on Modified Imperialistic Competitive Algorithm

This paper proposes a novel evolutionary approach based on modified Imperialist Competitive Algorithm for combinational logic circuits designing and optimization. The Imperialist Competitive Algorithm operates on real values and is not applicable to logic circuits optimization problems. So a modified version of ICA is proposed to overcome this shortcoming. Modification of the algorithm depends on random cell replacement between Imperialist and its colonies as assimilation policy. Also a multi-objective evaluation mechanism in the form of a weighted cost function is introduced to obtain optimized circuits in case of circuit area and propagation delay. To evaluate the effectiveness of this method some general benchmark circuits are used in which the circuits with fewer logic cells (minimized space) and lower propagation delay are obtained. The simulation results of our proposed method are compared with some conventional and heuristic methods. Simulation results show that our proposed method significantly improves the performance factor which represents both circuit area and propagation delay.