基于虫洞路由的无HoL阻塞环形架构

提出一种基于虫洞路由的无HoL阻塞环形片上互联网络架构,实现了在不消耗太多资源的前提下,用一级流水线以类虚拟输出队列的方式完全消除队头阻塞和死锁。评估不同参数下该环形架构的性能,与CELL EIB等环形实现相比,该架构以单数据包仅11周期最小延时的性能明显优于其他环形架构,同时最大吞吐率达到25.6 Gb/s。     

片上网络路由节点优化设计

针对虚输出队列结构的路由节点所构成的片上网络(NoC),提出了一种定制化路由节点中各个虚拟通道缓存大小的方法,以提高片上网络的整体通信性能。在有限的片上缓存资源约束下,分析各个虚输入队列中缓存大小对数据通过片上网络的平均延迟的影响,并在此基础上提出一种缓存资源配置方法,以便将缓存资源分配到片上网络通信瓶颈处,从而在不增加缓存资源开销的情况下提高片上网络的通信性能。最后通过仿真验证了路由节点优化设计对提高片上网络性能的可行性,并同未优化的路由节点构成的片上网络性能进行了比较。     

用于油画鉴别的自适应MPSoC中NoC仿真平台研究

实时光谱图像技术的应用是数据和通信的密集型算法的综合。因为片上系统(SoC)具有较大的灵活性及良好的性能,并可以直接采用IP核,基于片上网络(NoC)的SoC架构是实现这种实时系统最合适的解决方案。针对不同的应用算法,调整基于SoC的NoC架构是较为复杂的工作,因为设计空间探索和实验需要大量的时间。针对这些问题,提出了一种探索和评估SoC架构性能的仿真平台。该仿真平台基于NoC和参数化的评估模块,在FPGA上对SoC的通信结构进行仿真,并将时间性能和模拟结果进行对比。基于该仿真平台的系统评估主要用来考察用于油画鉴别应用的MPSoC的性能。     

3D NoC网络架构设计

在三维片上网络(3D NoC)设计中,层与层之间通信机制的优劣将影响整个3D NoC系统的性能。为此,在GEMS仿真平台基础上,提出一种低硬件资源消耗、高性能的总线架构,改进路由设计,构造基于总线的3D NoC的路由器。实验结果表明,该架构可提高常见算法的加速比,改善系统的整体性能。     

支持双拓扑结构的片上网络评估高层仿真平台

为实现高效的NoC（片上网络）性能评估, 缩短系统芯片的开发周期, 针对时钟精确级的NoC仿真方法进行研究, 提出了一种新型的高层次、高效率仿真平台, 与仅支持网格拓扑结构的传统仿真器相比, 其创新地支持了网格和环型双拓扑结构的性能评估, 同时支持虚通道扩展的路由器结构设计, 能快速得到网络的延迟、吞吐率、功耗等性能结果。实验结果表明, 该仿真平台能准确模拟NoC功能行为, 快速获得其仿真性能, 为NoC设计验证提供了高效的方法。     

具有o(N2)复杂性的输入缓冲队列加权调度算法

Internet核心路由器多采用输入缓冲交换矩阵,研究输入缓冲队列的调度算法十分重要。加权调度算法具有较高的性能,但由于硬件实现困难,因此很少得到应用。提出了一种简单的加权高度算法L2QF,该算法采用串行轮询的思想,根据虚拟输出队列的长度依次为每个输入端口选择一个输出端口。L2QF算法具有LQF算法的性能,但复杂性仅为o(N^2)。由于L2QF是所有LQF算法中复杂性最低的算法,而且以叠代的方式的执行,因此易于硬件实现。     

一种新型的网络包公平调度算法的研究*

针对现有分组轮转法的局限,提出一种新的分组策略——虚拟权重队列分组策略。在这个新的分组策略的基础上,结合DRR和WF2Q,提出了虚拟权重队列分组轮转法。仿真实验表明,虚拟权重队列分组轮转调度算法比现有的分组轮转法拥有更好的延时性能和公平性能。     

虚拟输入队列与队列管理算法的公平性

提出了具有不同接入带宽用户共享上行链路时的公平性问题——基于用户的公平性，根据队列管理算法(如早期随机检测和队尾丢弃等)在这种应用场合的公平性缺陷中引入了虚拟输入队列的概念——在路由器的上行输出接口上为每一个输入接口维护一个逻辑队列，以逻辑队列为主体应用队列管理算法。对虚拟输入队列的结构和实现进行了详细描述，并给出了针对虚拟输入队列的调度算法。仿真结果表明，在队列管理策略上引入虚拟输入队列，不仅能够达到原有的拥塞控制效果，解决基于流的公平性问题，同时能够提供较好的基于用户的公平性。     

片上网络体系结构的研究与进展

片上网络(NoC)是基于多处理器技术的一种新型的计算集成形式，涉及硬件通信结构、中间件、操作系统通信服务、设计方法及工具等。NoC体系结构的设计重点是实现低功耗和高效通信/计算能力。该文介绍了4种新的NoC体系结构，并在同等约束下进行了功耗比较，2D网格结构的功耗最大、性能最差，聚合环面网络结构则最优。     

Crossbar输入排队调度算法的研究

研究高效易于硬件实现的队列调度算法的目的是为了提高交换系统吞吐率和降低延迟。在阐述输入排队、HOL阻塞、虚拟输出队列等概念的基础上，对MSM、PIM、RRM、iSLIP等调度算法进行了系统的比较，研究表明iSLIP算法是一种性能良好、实现简单的算法。     

一种新型片上网络互连结构的仿真和实现

综合性能、硬件实现等方面考虑,提出一种基于片上网络的互连拓扑结构-层次化路由结构MLR(Multi-Layer Router).该结构通过层次化设计减小网络直径,具有良好的对称性和扩展性.网络建模仿真和硬件实现结果显示,在不同网络负载和不同IP核节点数的情况下,MLR与传统结构相比,在处理网络通信时,对于网络丢包率、通信延迟和网络吞吐量等网络性能参数均有最多50%-70%的提升;同时通过共享路由的方式,减少了超过20%的芯片面积和40%以上的动态功耗,有效降低了互连结构的硬件开销     

拓扑结构感知的片上网络体系结构应用映射与优化

应用映射是片上网络体系结构研究的关键问题之一,映射结果的好坏会极大地影响体系结构的性能。现有的应用映射方法大多基于特定的网络结构,如2d-mesh、2d-torus等,研究NoC性能或功耗约束的应用映射与优化方法。本文提出了一种拓扑结构感知的基于高层代码转换的片上网络应用映射与优化方法。该方法采用多面体模型对应用的核心循环进行自动并行和局部性优化,并将网络拓扑结构抽象成带权重的有向图,使用该有向图对任务流图进行覆盖,以提高任务的并行性,降低任务间同步和通信开销。实验结果表明,采用优化的映射方法后任务节点间的并行性被充分利用,通信开销降低,整体上提高了片上网络系统性能。     

An optimised 3D topology for on-chip communications

Increasing system complexity, energy and device reliability, requirement of modular approach, structured layout, effective spatial reuse of resources, scalability and re-programmability have made network-on-chip (NoC) an obvious interconnection design alternative to the ubiquitous bus based on chip communication architecture in system-on-chip. Designing of a topology and its routing scheme plays a vital role in determining performance of any NoC architecture. In recent years, 3D stacked NoC architecture attracts added interest in NoC design as it offers improved performance and shorter global interconnect. In this paper, we have developed a partially, vertically interconnected 3D topology, namely 3D Recursive Network Topology (3D RNT) and prove that the topology has a Hamiltonian connectedness. We have developed deadlock-free routing algorithm for the 3D RNT topology. Also, we compare the performance of the 3D RNT with partially and fully connected 3D mesh topologies (3D PMT and 3D FMT) by conducting suitable experiments. The experiment results show that there is not much deviation in respect of the performance of the 3D RNT on comparing with 3D PMT and 3D FMT even though a number of vertical links are trimmed down to 75%, which is an encouraging outcome as far as design space is concerned.     

片上网络的星型簇结构通信能耗研究

相对于传统的平面结构,三维片上网络具有更好的集成度和性能。提出一种基于三维网格的星型簇结构的片上网络(3D SCBM-NoC),3D SCBM-NoC可以减少路由节点,降低处理节点间的通信代价。通过分析3DSCBM-NoC的拓扑结构,建立了针对星型簇结构的片上网络通信能耗模型,分别使用顺序方法和蚁群算法实现了片上网络映射。实验结果表明,相对于处理节点规模相同且数目为16的3D Mesh-NoC和2D Mesh-NoC,3DSCBM-NoC的通信能耗明显降低。     

Deadlock free routing algorithms for irregular mesh topology NoC systems with rectangular regions

The simplicity of regular mesh topology Network on Chip (NoC) architecture leads to reductions in design time and manufacturing cost. A weakness of the regular shaped architecture is its inability to efficiently support cores of different sizes. A proposed way in literature to deal with this is to utilize the region concept, which helps to accommodate cores larger than the tile size in mesh topology NoC architectures. Region concept offers many new opportunities for NoC design, as well as provides new design issues and challenges. One of the most important among these is the design of an efficient deadlock free routing algorithm. Available adaptive routing algorithms developed for regular mesh topology cannot ensure freedom from deadlocks. In this paper, we list and discuss many new design issues which need to be handled for designing NoC systems incorporating cores larger than the tile size. We also present and compare two deadlock free routing algorithms for mesh topology NoC with regions. The idea of the first algorithm is borrowed from the area of fault tolerant networks, where a network topology is rendered irregular due to faults in routers or links, and is adapted for the new context. We compare this with an algorithm designed using a methodology for design of application specific routing algorithms for communication networks. The application specific routing algorithm tries to maximize adaptivity by using static and dynamic communication requirements of the application. Our study shows that the application specific routing algorithm not only provides much higher adaptivity, but also superior performance as compared to the other algorithm in all traffic cases. But this higher performance for the second algorithm comes at a higher area cost for implementing network routers.     

基于温度感知任务调度的3D NoC混合拓扑结构*

3D NoC较高的功率密度容易造成温度过高,对系统性能和芯片可靠性造成负面影响。利用温度感知任务调度来控制节点温度的思路是在运行时把“热”节点上的任务迁移到“冷”节点上,这不可避免会出现迁移之后任务间通信距离变大进而影响整体性能。因此,在任务调度的过程中保持通信开销已经成为迫切需求。提出了分层次的ring/mesh 混合拓扑结构RMH,可以在任务迁移的同时保持原来较小的通信延迟。仿真结果表明,相比于3D NoC拓扑结构,RMH拓扑可以有效缓解散热问题,并且平均减少31.1%的网络延迟。     

基于2DMesh拓扑结构的NoC模拟器设计

片上网络模拟器的设计涉及到片上网络的拓扑结构、路由器结构、路由算法、性能分析等诸多方面。从NoC模拟器设计的角度,研究并讨论模拟器所采用的拓扑结构,路由器结构及数据包格式。介绍拓扑结构模拟、IP核模拟、路由模拟,并且用面向对象语言C＋＋实现一个NoC模拟器系统。     

基于2D Mesh拓扑结构的NoC模拟器设计

片上网络模拟器的设计涉及到片上网络的拓扑结构、路由器结构、路由算法、性能分析等诸多方面.从NoC模拟器设计的角度,研究并讨论模拟器所采用的拓扑结构,路由器结构及数据包格式,介绍拓扑结构模拟、IP核模拟、路由模拟,并且用面向对象语言C++实现一个NoC模拟器系统.     

Floorplan-aware application-specific network-on-chip topology synthesis using genetic algorithm technique

Communication plays a critical role in the design and performance of multi-core systems-on-chip (SoCs). Networks-on-chip (NoCs) have been proposed as a promising solution to complex on-chip communication problems. As regular NoC topologies are infeasible to satisfy the performance demand for application-specific NoC, customized topology synthesis is therefore desirable. However, NoC topology synthesis problem is an NP-hard problem. In this paper, we propose a suboptimal genetic-algorithm based technique to synthesize application-specific NoC topology with system-level floorplan awareness. The method minimizes the power consumption and router resources while satisfying latency and bandwidth performance constraints. We have evaluated the proposed technique by running a number of representative benchmark applications and the results indicate that our method generates approximate optimal topologies effectively and efficiently for all benchmarks under consideration.