基于马尔可夫决策模型的测试向量排序新方法

时延测试向量排序是降低测试功耗的有效技术。提出了基于马尔可夫决策模型的时延测试向量排序新方法。对时延测试向量进行重排序,利用基于转换频度的诱导开关方程和海明距离来定义测试向量序列的转移概率,根据转移概率决定测试向量的顺序,降低测试电路的开关翻转频率,以达到降低峰值功耗和平均功耗的目的。给出了完整的算法TVO-MDP并进行算法最优性和复杂性分析。实验结果证实了本方法的有效性。     

一种基于海明排序进行无关位填充的低功耗测试向量优化方法

集成电路在测试过程中的测试功耗通常会远远高于集成电路正常工作时的功耗,而过高的测试功耗可能会造成电路损坏或是芯片烧毁。为了降低测试功耗,提出了一种基于海明排序进行无关位填充的低功耗测试向量优化方法。首先,对测试集中的测试向量按照无关位含量由多到少进行排序;然后,将测试向量按照海明距离由小到大进行排序;最后,对排序后的测试集进行无关位的合理填充,使得测试向量之间的相关性增大,从而降低测试功耗。以ISCAS’85国际标准电路作为测试对象进行,结果表明,相比于使用优化前的测试集,运用优化后的测试集明显降低了测试功耗。     

考虑时延的FPGA器件BIST算法研究

对于FPGA的测试算法,提出了一种基于遗传算法(GA)和LFSR方法的测试向量产生改进算法,采用改进的算法对测试向量对进行选取和排序,并在响应分析时采用改进的多输出电路TC测试法进行响应分析.测试实验在哈尔滨工程大学嵌入式实验室进行,试验结果表明算法的优点是对双矢量进行排序,可对时延故障进行有效的测试.     

一种低功耗SoC芯片的综合BIST方案

提出了一种低功耗的综合BIST方案。该方案是采取了屏蔽无效测试模式生成、提高应用测试向量之间的相关性以及并行加载向量等综合手段来控制测试应用，使得测试时测试向量的输入跳变显著降低，从而大幅度降低芯片的测试功耗。测试实验表明，该方案既能减少测试应用时间，又能够有效地降低芯片测试功耗，平均输入跳变仅为类似方案的2.7%。     

SoC测试中低成本、低功耗的芯核包装方法

提出一种SoC测试中新颖的并行芯核包装方法（parallel core wrapper design,pCWD）,该包装方法利用扫描切片重叠这一特点,通过缩短包装扫描链长度来减少测试功耗和测试时间．为了进一步减少测试时间,还提出了一种测试向量扫描切片划分和赋值算法．实验结果表明,针对ITC2002基准SoC集中d695芯片,应用并行包装方法和测试向量切片划分及赋值算法,能够减少50％的测试时间及95％的测试功耗．     

基于测试片段间转移的低功耗BIST实现

随机测试向量产生时,一大部分的测试功耗是由于那些无贡献的测试向量所引起的。文中提出了一种基于测试片段间的转移低功耗BIST结构,该结构采用有效测试向量片段间转移的方式,除去了由随机产生而对故障覆盖率没有贡献的无效向量,并把有效测试向量片段以消耗功耗最小原则依次送入被测电路,减少了测试时间,在硬件代价不高的基础上有效降低了测试功耗。     

应用输入向量控制技术降低漏电功耗的快速算法

随着工艺的发展,为保证电路的性能和噪声容限必须降低阈值电压,这将导致漏电流呈指数增长,漏电功耗因而将逐渐超过动态功耗占据主导地位.CMOS的堆栈效应导致电路在不同向量下的静态功耗不同,因此在电路进入睡眠状态时使用输入向量控制技术是一种低功耗设计的有效方法,如何快速找到一个可降低电路漏电功耗的向量就成了问题的关键.介绍了一种在给定向量集合中查找低功耗向量的快速算法--基于概率传递的标记算法,并为此开发了一个事件驱动的门级组合电路仿真器.通过对ISCAS和龙芯处理器电路的实验结果表明,该算法同传统方法比较可以提高性能3.4倍,误差率仅约0.14%.     

测试数据压缩和测试功耗协同优化技术

提出一种新的压缩编码——Variable-Tail对测试数据进行压缩,建立了两个优化模型,并提出了一种测试向量排序和不确定位定值算法,利用该算法不仅能提高测试压缩率,而且能降低测试时待测电路上损耗的功耗,理论分析和ISCAS85,ISCAS89电路的实验结果验证了文中编码和算法的有效性。     

双阈值VLSI低测试功耗方法研究*

提出一种测试功耗优化的新方法,它通过阈值门电路调节和漏电流优化两种方法相结合来降低静态功耗。通过算法寻找电路的关键路径,去除伪路径,然后在关键电路上设置低阈值门电路,在非关键电路上设置高阈值门电路（不违反时序约束的前提下）,利用测试向量的无关位特性来调整测试向量和测试架构,达到降低漏电流的目的。通过以上两种途径,整体上达到功耗优化的结果,实验结果证实了本方法的有效性。     

基于三态信号的测试数据相容压缩方法

针对超大规模集成电路（VLSL）的发展过程中测试数据量增加的问题，提出了一种基于三态信号的测试数据压缩方法。首先，对测试集进行优化预处理操作，即对测试集进行部分输入精简和测试向量重排序操作，在提高测试集中无关位X的比例的同时，使各测试向量之间的相容性提高；随后，对预处理后的测试集进行三态信号编码压缩，即利用三态信号的特性将测试集划分为多个扫描切片，并对扫描切片进行相容编码压缩，考虑多种相容规则使得测试集的压缩率得到提高。实验结果表明，与同类压缩方法相比，所提的方法取得了较高的压缩率，平均测试压缩率达到76.17%，同时测试功耗和面积开销也没有明显增加。     

Fast and energy-frugal deterministic test through efficient compression and compaction techniques

Conversion of the flip-flops of the circuit into scan cells helps ease the test challenge; yet test application time is increased as serial shift operations are employed. Furthermore, the transitions that occur in the scan chains during these shifts reflect into significant levels of circuit switching unnecessarily, increasing the power dissipated. Judicious encoding of the correlation among the test vectors and construction of a test vector through predecessor updates helps reduce not only test application time but also scan chain transitions as well. Such an encoding scheme, which additionally reduces test data volume, can be further enhanced through appropriately ordering and padding of the test cubes given. The experimental results confirm the significant reductions in test application time, test data volume and test power achieved by the proposed compression methodology.     

一种新型的比较器复用电路的设计与实现

提出一种新型的比较器复用结构，实现了用一个比较器对四组电压的比较。其中，脉冲分配器采用新型的机构，在一定频率下与锁存单元相配合，保证了对四组电压分时比较的正确性，并可推广到对N组电压的比较进行控制。与传统使用多个比较器相比，简化了电路结构，降低了电路功耗，而且便于推广应用。并在UMC0．6urn30V BCD工艺库下通过Hspice仿真验证，达到了低功耗的要求，具有很大的应用前景。     

Collision-free motion planning and scheduling

The positioning, motion coordination and test ordering procedures of new testing equipment for printed circuit boards is presented. The equipment structure consists of four mobile probes whose movements must be coordinated to avoid collisions both with obstacles and with each other. This paper explains the algorithm used to obtain the optimum path between two points in a space with obstacles based on traditional methods but including new ideas to reduce the computation times. A new method for motion coordination that obtains the optimum sequence of consecutive or simultaneous probe movements is also introduced and is based on the decomposition of the sequence of movements into stages in which only movements without interferences are permitted. Finally, the ordering of the tests can be viewed as a traveling salesman problem, and the paper presents the results of various methods when applied to the specific characteristics of the equipment involved.     

Simplification orderings: Putting them to the test

Various methods for proving the termination of term rewriting systems have been suggested. Most of them are based on the notion of a simplification ordering. In this paper, a collection of well-known simplification orderings will be briefly presented including path orderings and decomposition orderings. A satisfactory application to examples often found in practice is an essential requirement concerning such orderings. We describe a detailed empirical study of their time complexities with respect to comparable pairs of terms.This research was supported by the Deutsche Forschungsgemeinschaft, SFB 314 (D4-Projekt).     

基于条件熵和上下文临近度的句子排序研究

句子排序是多文档摘要系统中重要的任务之一,排序的质量将直接影响摘要的连贯性与可读性。当前基于时间的句子排序算法过度依赖文档的时间标签,通用性较差;基于大型语料库的句子排序算法训练过于复杂,排序质量不高。对此,提出一种基于主题文档集合的排序算法,其目的是解决不含时间标签的摘要句子排序问题。算法利用条件熵和上下文邻近度算法从源文档集合中学习句子对的关联程度与承接关系,并利用最大权值删减排序算法形成最终的排序结果。本方法只依赖于摘要句子的源文档集合,具有较强的领域通用性。实验结果表明,在现有的句子排序策略中,此方法具有较大提高。     

Probabilistic techniques for intrusion detection based on computeraudit data

This paper presents a series of studies on probabilistic properties of activity data in an information system for detecting intrusions into the information system. Various probabilistic techniques of intrusion detection, including decision tree, Hotelling's T² test, chi-square multivariate test, and Markov chain are applied to the same training set and the same testing set of computer audit data for investigating the frequency property and the ordering property of computer audit data. The results of these studies provide answers to several questions concerning which properties are critical to intrusion detection. First, our studies show that the frequency property of multiple audit event types in a sequence of events is necessary for intrusion detection. A single audit event at a given time is not sufficient for intrusion detection. Second, the ordering property of multiple audit events provides additional advantage to the frequency property for intrusion detection. However, unless the scalability problem of complex data models taking into account the ordering property of activity data is solved, intrusion detection techniques based on the frequency property provide a viable solution that produces good intrusion detection performance with low computational overhead     

发动机爆炸帽测试技术研究

为了测试发动机爆炸帽的参数,开展了"发动机爆炸帽测试技术研究"项目,在充分研究的基础上探索研制硬件的可能性.本项目以微处理器技术为核心,利用桥式测量电路、仪表放大器电路、控制显示电路等实现爆炸帽参数的精确测量,成功研制出硬件样机,并在某型重点直升机生产领域进行了应用和推广,研制的发动机爆炸帽参数测试仪已在上百架某型直升机的试飞、试验实践中应用.应用结果表明:该试验系统具有精度高、可靠性强、经济适用等优点;采用的设计方法属国内首创,填补了国内该项技术的空白.     

具有负载电流检测的高速固态继电器接口电路设计

在姿轨控发动机地面试验中,需要控制快响应电磁阀的开闭,同时准确地测量负载电流。针对应用中的问题,实现了一种高速固态继电器接口电路。设计了用于各路控制信号隔离、逻辑判断和放大的数字控制电路,可切换共正/共负的负载模式,抑制感性负载反电势的负载电路,以及具有隔离输出的电流检测电路。误差分析和测试校准证明本电路对控制信号传输延时不超过150ns,电流检测精度达到0.2074%,可广泛适用于各种控制器与固态继电器的接口以及电流检测应用中。     

模拟电路边界扫描功能性测试模型研究

边界扫描技术在数字电路中已经基本成熟,但在模拟电路中还涉足较少。为了提高模拟电路系统的可靠性和可测性设计,对模拟电路面向功能性测试的边界扫描模型进行了研究,结合IEEE1149.1标准框架结构和IEEE1149.4标准混合信号测试总线思想,提出了利用数字寄存器控制模拟开关的边界扫描单元结构,设计了面向功能测试的模拟电路边界扫描模型,简化了测试存取口,降低了测试难度,同时构建了模型测试平台,实现了模型的功能测试功能。