基于PC104的机载数据加卸载设备的设计

针对目前航空兵部队机载电子对抗设备种类繁多、数据加卸载复杂的问题,提出了将机载设备作为PC104嵌入式计算机外部设备的设计方案,利于多路I/O接口技术,解决了外场数据加卸载以及内场数据传送的设备通用性问题,实现了数据加卸载设备的微型化、通用化.     

甜菜制糖预加灰,主加灰计算机控制的研究与实现

本文介绍了甜菜制糖生产中预加灰、主加灰过程的计算机控制的方法及其软硬件的实现。     

锅炉给水加氨、加联胺的计算机控制系统

介绍了锅炉给水加氨、加联胺计算机自动控制系统，阐述了系统的构成、主要功能和实现方法，以工控机和控制软件为核心，采用计算机技术和PLC控制技术，实现锅炉给水pH值的计算机自动控制。     

C语言教学中关于自加运算符理解的误区

C语言教学过程中普遍存在一个对C语言中自加运算符的错误认识,根据C99规范对该错误进行详细分析,指出后缀加运算符与前缀加运算符的本质区别,解释C语言中令人颇难理解的一个特性。     

(TCBF):CICQ中一种复杂度低的高效算法

随着芯片集成度快速提高,带有交叉缓存(crosspoint buffer)的cicq(Combined Input and Crossbar Queued switch)交换机引起了人们的广泛关注和研究兴趣.分析了cicq模型的性质后,提出了在cicq中瞬时加速比和有效加速比的概念,指出瞬时加速比也是一种资源.分析了输入队列和输出队列对cicq系统性能的影响,在此基础上提出了基于cicq的输入仲裁算法-TCBF(Thresh-hold Crosspoint Buffer First),并进行了仿真实验,针对非均匀业务模式(nonuniform)的情况作了改进.实验证明,这种时间复杂度为O(1)的算法有100%的吞吐率,有和OQ-N近似的输出延迟.并且非常易于硬件实现.最后讨论硬件实现办法.     

效益加速比：一种新的性能度量特性

虽然ｓｐｅｅｄｕｐ一是用来评价并行处理系统的性能特性，但它并不能真正反映一个并行处理系统的性能，处理结点速度的提高和算法的优化反而使得ｓｐｅｅｄｕｐ降低，这说明ｓｐｅｅｄｕｐ存在着不合理性。本文提出了效益加速比的度量特性，这种度量特性能较为合理地拔映出并行处理系统的性能改善。     

整数模加器的一种硬件设计方法

在深入分析模加运算的实现基础上，提出了一种模加运算的实现方案，并论证了该方案的正确性。基于这种实现方案，设计并验证了一块实现16位模加运算的逻辑电路，仿真结果表明了电路的正确性和设计方案的可行性。     

CSP在基于智能卡的移动终端中的开发与应用

IPSec VPN技术因其方便、安全性高等特点,成为现在普遍采用的一种增加网络安全性的方法。智能卡是一张内含嵌入式集成电路芯片的信用卡般大小的电子卡,它将密钥对与证书封在卡内,能够使加密操作在卡内进行,从而保证私钥不需出卡,大大提高了安全性。IPSec VPN和智能卡的结合在网络中应用已经越来越广泛。智能卡软硬件相结合的CSP能够通过微软的Crypto API向应用程序提供各种网络安全应用。该文在移动安全终端系统的背景下,详细介绍了基于智能卡的CSP的设计与开发过程。     

可重构浮点混合/连续乘-加器的设计与实现

浮点连续乘-加、混合乘-加和三操作数加等浮点算术运算在科学计算领域中应用越来越频繁,为设计一款支持浮点连续乘-加、混合乘-加和三操作数加的多功能浮点运算单元,提出一种可重构浮点混合/连续乘-加器,通过对控制位的配置可以实现多种浮点数据操作。该乘-加器采用8级流水线,可以实现单周期的浮点乘累加,大幅提高数据处理吞吐量,同时支持三操作数加和两操作数和的累加。在Modelsim SE6.6f中对该设计进行仿真验证,结果表明其能够在Xilinx Virtex-6 FPGA上实现,资源消耗2 631个LUT,频率可达250 MHz,结果证明该浮点混合/连续乘-加器具有较大的使用价值。     

非加热TiO2气敏元件

本文首次报道了非加热SnO_2—TiO_2气敏元件。该元件不掺任何贵金属,不加热,对 H_2、煤气、LPG有较高灵敏度,响应时间7秒左右,恢复时间小于19秒,老化实验11个月,气敏性不变,低功耗,0.1瓦左右。对CO和CH_4不敏感,有一定选择性。通过IR、BET、以及温度与元件电阻的关系,探讨了元件的机理。     

Petri网的笛加运算及性质研究

本文提出了Ｐｅｔｒｉ网的笛加运算、广义笛加运算，讨论了保持网的结构性质的条件，为Ｐｅｔｒｉ网的分析与综合提供了新途径。     

计算机辅助有机分子结构信息处理（1）：Benson,Pedley法计算机化及物性估算

本工作从专家系统的基本概念出发,建立了 Benson、Pedley 两种基团加合法的规则集,编制了一套计算机可以接受的知识表达及结构信息处理的程序系统。借助于这一系统,用户仅需输入有机分子的结构线性代码,就可得到具有高精度的标准生成热及理想气体热容(300—1000K)的预测结果以及所需有机化合物的许多结构信息。用 Benson、Pedley 和已建立的 Joback 基团加合法对数百个有机化合物的标准生成热及理想气体热容C_p~o 做了计算,与文献值进行了比较和讨论。并可由 Benson 基团的热容参数自动关联出化合物在300—1000K 范围内 C_p~o 的温度多项式常数。     

基于数字电视的VOD原型系统的设计与实现

文章主要提出了一种基于数字电视的视频点播系统的结构与实现方法。文章首先介绍了DVB-C技术的基本知识,基于DVB-C技术的视频点播系统的特点、结构和功能,然后详细介绍了节目制作、点播接收、用户管理、节目播出、视频服务器这几个模块的结构和实现方法。最后探讨了视频点播系统在面向大规模的城市级应用时所面临的困难和今后的发展方向。     

Petri网的块组合加网及性能分析

本文提出了Ｐｅｔｒｉ网的两类块组合加网的块笛加网,讨论了保持网的代数性质的条件,这些结果对Ｐｅｔｒｉ网的合成和分析是非常有用的。     

两种密码体制的结合

本文以解决当前加密体系中存在的公开密钥密码体制的加解密速度慢，而传统密码体制的密钥分配、保存及签名比较复杂等问题为宗旨。在网上，各站点通过公开密钥密码体制来取得二级通信密钥，避免了传统加密体制中密钥人工分配的问题；在数据传送时又使用了传统加密体制，使加解密速度更快。本文对公证点的提出，减少了各节点保存密钥使用的空储空间。同时，本文还强调了密钥泄露在实际系统中的防止与处理方法。     

半色调图象压缩编码器的设计与实现

本文针对印刷等行业处理的半色调图象特点，设计并实现一种压缩与解压缩编解码器。这种半色调图象压缩设备具有压缩倍率高，适应调幅加网和调频加网方式、成本低廉等优点，是印刷等行业在运用数字化技术存储和传输图片时提高经济效益的重要设备。     

面向E量级超算的并行循环压缩浮点乘加校验结构

E量级超算面临超十亿浮点融合乘加(Fused Multiply-Add,FMA)部件同时运行的严峻挑战,单个FMA检错率的少量变化可引起系统可用性的较大变动.E级超算核心的高运行频率、实时校验需求对校验逻辑时序提出了更高的要求.同时,E级超算需要控制系统规模,同芯片面积下集成的核心数目更多,片上资源较为紧张.因此,FMA校验设计需要在保证错误检测能力的前提下,对校验逻辑的时序、面积开销进行控制.本文提出了并行循环4:2压缩结构.余数系统模数增大后,并行循环4:2压缩结构能在降低余数生成逻辑的时序、面积开销的同时,提升余数系统的检错能力.本文还对余数域中的FMA尾数运算进行研究,提出了取反符号扩展操作、乘法尾数、加法尾数的余数域加速变换.实验结果表明,本文提出的并行循环4:2混合压缩余数生成逻辑较模加器树余数生成逻辑、CSA(Carry Saved Adder) 3:2压缩余数生成逻辑分别最多可取得19.64%、6.75%的时序优化和71%、18.18%的面积优化.基于并行循环4:2压缩树的模63余数校验在面积开销、检错率、系统可用性上均优于IBM采用的模15浮点FMA校验设计,面积开销...     

一种简易的硬加密方法

本文提出的方法简单易行并可有效阻止象DISKCOPY、COPYWRIT等软件拷贝获得的复制盘上应用程序的正常运用。