USB在FPGA控制的高速数据采集系统中的应用

介绍了USB控制器CY7C68013的特性以及它在200M高速数据采集系统中的具体应用。该系统用来采集及处理激光雷达的回波信号，采用Xilinx公司的现场可编程门阵列（FPGA）为控制芯片，用Verilog语言自上而下进行FPGA设计以实现硬件控制功能，以USB为接口实现FPGA与PC机之间的高速数据传输。文中对USB模块进行了分析，详细介绍了PC端的固件设计、USB设备驱动程序设计以及应用程序设计．在信号的采集试验中USB能够快速可靠的传输数据，体现出较好的实用价值。     

仿生六足机器人图像采集卡USB驱动技术研究

针对仿生六足机器人作业任务的具体情况,设计了一款具有USB接口的图像采集卡;该采集卡采用FPGA/CPLD进行图像采集和控制,通过USB接口完成图像数据的传输,具有体积小、速度快、功耗低和实时性好等特点;由于该采集卡是仿生六足机器人视觉子系统的重要组成部分,在视觉子系统中应与其他器件进行合理挂接,因而必须妥善解决USB驱动问题;通过研究和探索,编写了USB设备驱动程序,并使用2个URB来轮流读取,提高了接收效率;调试编译的结果表明该USB设备驱动程序具有良好的实时性和可移植性,有效提高了仿生六足机器人视觉子系统的工作效率。     

基于FPGA和WSN的TNT爆炸时刻采集及存储系统

火药的爆炸时刻是火药试验的重要测量参数,精确的测量值可以为火药性能的评估提供准确的时间数据。针对爆炸冲击波参数测试的特殊环境,设计了一种基于现场可编程门阵列FPGA和zigbee无线传感网络的TNT爆炸时刻采集及存储系统。该系统可通过无线网络检测系统的工作状态,并且实验验证系统具有较高的测试精度,模拟环境下,采集到的瞬时闪光波形上升时间小于20us,靶场试验表明：TNT爆炸时刻记录装置采集到的闪光波形上升时间小于15us测试误差小于2%。系统具有体积小、功耗低、耐冲击等优点,适合恶劣环境下的数据采集和存储。     

基于MLVDS和USB3.0的多节点数据传输系统设计与实现

针对数据采集系统中上位机无法与多节点采集设备高速通信的问题,设计了一种基于MLVDS接口和USB3. 0接口的数据传输系统。该传输系统采用CYUSB3014接口芯片实现计算机与FPGA的高速数据传输,采用ADN4693E接口芯片完成多节点数据传输,以FPGA作为核心控制器,并基于MLVDS自定义协议解析多节点通信逻辑,实现MLVDS接口与USB3.0接口之间的数据交互。测试结果表明,该系统数据转换结果准确、可靠,实现了上位机与多节点数据采集设备间的高速通信。     

基于DSP和USB的高速数据采集与处理系统设计

介绍了一种基于DSP与USB的高速数据采集与处理系统,包括整个系统的硬件设计与软件设计。DSP控制整个系统完成CCD信号采集并进行小波变换去噪处理,FPGA协同DSP实现整个系统的地址译码和逻辑控制。主机应用程序通过USB完成与DSP的数据通信,实现整个采集的控制和数据显示。这种高速的数据采集与处理系统,可广泛地应用于各种智能仪表、自动化控制设备中,有着非常好的市场应用前景。     

基于USB总线技术的高速数据采集卡研制

介绍了一种基于通用串行总线(USB)接口的高速数据采集卡的研制,在分析USB接口芯片PDIUSBD12的基础之上实现了在以ARMTTDMI为内核的嵌入式系统中扩展USB接口;在硬件方面介绍了所选用的主要芯片并且简要描述了该系统的硬件配置及工作原理;在软件方面采用Lab Windows CVI 7.0开发了应用程序,在Visual C++6.0环境下开发了USB驱动程序;同时完成了固件中数据采集程序的开发,其重点是数据采集中断程序的开发,最后,实际检测数据采集卡的各项参数并进行了实际测试和性能分析;经实测,此嵌入式效据采集系统比传统的数据采集系统具有更高的实时性和稳定性,同时硬件的体积更小、功耗更低、扩展性更强。     

CC2530的分布式无线数据采集系统设计

基于TI公司的第二代SoC芯片CC2530和FPGA,构建了多信道的无线传感器网络实时采集系统.采用延迟测量时间同步机制DMTS和TDMA保证了网络的时间同步及数据的可靠传输;利用FPGA实现的多路并行独立SPI接口控制各个基站,通过USB接口与外部连接来采集数据.经实际验证,该系统可以准确、实时地将监测信息上传至控制...     

基于FPGA的大容量数据高速采集系统的设计

介绍了一种基于DDR2 SDRAM与USB 2.0接口的大容量数据高速采集系统,该系统以FPGA为控制核心;利用FPGA的内部模块化的编程、DDR2 SDRAM的大容量存储以及USB 2.0接口的高速传输能力实现了数据的高速采集、大容量存储和传输;该系统支持热插拨和即插即用,使用方便;实验结果表明该系统可以实时高速的进行数据采集、存储和传输,最高传输速率可达20 MByte/s;在信号的高速采集领域有着很高的应用价值。     

基于FPGA的实时数据采集系统设计

基于Windows操作系统的计算机,难以满足长时间、大数据量的实时稳定测量与控制要求。针对该问题,在反射差分光谱仪的电子控制部分,提出基于现场可编程门阵列（FPGA）的实时控制与数据采集系统设计方案。采用硬件描述语言和NiosII软核处理器系统相结合的设计方式,实现FPGA与计算机、探测器的高速USB通信,与角度编码器的同步串行通信,以及探测器和角度编码器之间的精确同步控制等功能,完成角度数据和光谱数据的实时采集。实验结果表明,该系统的同步控制和数据采集性能较好,仪器的实时性能提升显著。     

基于嵌入式系统的USB(HID))设备设计

由于目前USB设备多是由专门的USB控制芯片来实现其应用控制,芯片内集成了USB协议,成本较高,PCB板的面积较大.对于成本敏感的应用有很大限制.本文提出了仅用一片MCU(微处器-单片机)或嵌入式系统芯片来实现其与PC机通讯的方法.该方法使用微控制器仿真USB设备,极大地方便了用户的开发,同时降低了功耗、成本.     

Dynamic partial reconfiguration enchanced with security system for reduced area and low power consumption

Field-programmable gate arrays (FPGAs) have travelled far from just being utilized as glue logic to an entire system solution. This is mostly due to their generalized re-configurable nature, lower non-recurring engineering (NRE) expense, and also fast time to market. Owing to the reconfigurable nature of FPGA, a new field called reconfigurable computing that can change the circuit configuration after hardware production came into existence. Application of re-configurable computing for self-adaptive hardware allows hardware to get adapt to various environmental conditions and different needs by swapping or loading disparate computational modules. This work proposes an effectual design methodology (enhanced DPR security system (EDPRSS)) utilized to execute high performance FPGA device in respect of low power consumption along with security for the area reduction. In the proposed technique, hash code generation (HCG) and encryption hardware accelerators can well be dynamically produced on FPGA utilizing partial re-configuration as stated by the application requisites. The system is competent to swap in or swap out the equivalent hardware accelerator during run time, which in turn diminishes the power and area. Here, 2 re-configurable partitions are produced for encryption and also HCG algorithm. Experiential outcomes proved that the proposed technique proffers better performance when contrasted to the other conventional systems.     

Multi core SSL/TLS security processor architecture and its FPGA prototype design with automated preferential algorithm

In this paper a pipelined architecture of a high speed network security processor (NSP) for SSL/TLS protocol is implemented on a system on chip (SoC) where hardware information of all encryption, hashing and key exchange algorithms are stored in Secure Digital (SD) card in terms of bit files, in contrary to recent ones where all are actually implemented in hardware. The SoC works as NSP for the system (PC), which is running the application. Through the SoC the security algorithms are implemented and it also provides the Ethernet communication interface. The NSP finds applications in e-commerce, virtual private network (VPN) and in other fields that require data confidentiality.The motivation of the present work is to dynamically execute applications in embedded systems having strict resource and power budgets maintaining a stipulated throughput. An appropriate cipher suite is chosen following a proposed preferential algorithm based on Efficient System Index (ESI) budget comprising of throughput, power and resource given by the user. The bit files of the chosen security algorithms are downloaded from the SD card to the partial region of Field Programmable Gate Array (FPGA). The proposed SoC controls data communication between an application running in a system through a PCI and an Ethernet interface of a network. The proposed design uses partial reconfiguration feature of ISE14.4 suite with ZYNQ 7z020-clg484 FPGA platform. The performances of the implemented crypto algorithms are considerably better in terms of power throughput and resource than the existing works reported in literatures.     

面向FPGA应用的硬件木马植入与检测技术研究

近年来,FPGA的应用愈加广泛。为确保FPGA中数据安全可信,在基于环形振荡器的硬件木马检测方法之上,提出一种在Altera FPGA中使用增量编译技术实现环形振荡器和木马植入的方法以及使用归一化差值算法发现并定位木马的数据分析方法。设计基于环形振荡器的硬件木马检测电路,根据系统规模共部署6级振荡环,每级环形振荡器由121个与非门构成。根据木马电路类型和功耗来源,在电路中依次植入四种典型硬件木马,使用归一化差值算法分析环形振荡器振荡频率,最终实现所有类型的木马定位与检测。检测结果表明,基于环形振荡器的硬件木马检测方法在FPGA中具有很好的木马检出效果,不仅能够检测具有较大动态功耗的木马,也可以完成对具有很小的静态功耗木马的检测。所提出的方法已经在实际FPGA工程中使用,为及时发现木马提供了一种有效途径。     

基于指纹识别技术的USBKey设计

将指纹识别技术引入USBKey的设计中,提出了基于指纹识别技术的USBKey设计与实现,详细阐述了软硬件设计方案。基于指纹识别技术的USBKey克服了传统USBKey安全级别低的问题,提高了网上银行、电子商务、安全防务等方面的网上登陆和网上交易的安全级别,具有较高的实用价值和市场推广前景。     

基于FPGA的军用龙芯计算机硬件加密方法

提出了一种实用的基于SRAM编程的FPGA加密新方法，它不必选择专用的FPGA加密产品，可以降低成本并提供给用户较大的选型空间。通过对不同加密算法的比较，该方法实现了适用于不同需求的加密方案，以便灵活选择，并在某军用龙芯计算机的设计中得到了实际应用。     

基于FPGA的故障修复演化技术研究

演化硬件的自修复特性能够有效解决电路系统的可修复性故障,但演化硬件存在电路演化速度慢、演化成功率不高的缺陷,如何在修复约束期限内完成电路演化成为关键难点。提出一种基于演化硬件的实时系统容错架构,通过建立故障树实时监测电路故障,利用故障补偿机制维持系统正常运行,并采用演化硬件技术修复电路故障,实现故障的在线实时修复。采用FPGA构建容错系统测试环境,通过随机故障注入对比验证不同演化算法的自修复能力,实验结果表明,在实时性约束下故障电路的修复率达到95%,有效提升了系统的稳定性和可靠性。     

基于内存交换的网闸系统的研究与实现

物理隔离网闸是一种应用级的安全隔离系统,主要用来解决网络安全所带来的问题。文章重点介绍了一种新的基于内存交换的物理隔离网闸系统的工作原理、主控FPGA芯片的架构以及设备驱动如何控制硬件操作等。主控FPGA芯片采用ATA协议中UDMA 5实现主机间的通信,采用独立控制逻辑设计,还支持CRC校验以保证板间数据可靠传输,CRC校验出错支持数据重传。数据传输率是网闸系统的一个重要技术指标,文章同时分析了数据包长对数据传输率的影响。     

Improving the computational efficiency of modular operations for embedded systems

Security protocols such as IPSec, SSL and VPNs used in many communication systems employ various cryptographic algorithms in order to protect the data from malicious attacks. Thanks to public-key cryptography, a public channel which is exposed to security risks can be used for secure communication in such protocols without needing to agree on a shared key at the beginning of the communication. Public-key cryptosystems such as RSA, Rabin and ElGamal cryptosystems are used for various security services such as key exchange and key distribution between communicating nodes and many authentication protocols. Such public-key cryptosystems usually depend on modular arithmetic operations including modular multiplication and exponentiation. These mathematical operations are computationally intensive and fundamental arithmetic operations which are intensively used in many fields including cryptography, number theory, finite field arithmetic, and so on. This paper is devoted to the analysis of modular arithmetic operations and the improvement of the computation of modular multiplication and exponentiation from hardware design perspective based on FPGA. Two of the well-known algorithms namely Montgomery modular multiplication and Karatsuba algorithms are exploited together within our high-speed pipelined hardware architecture. Our proposed design presents an efficient solution for a range of applications where area and performance are both important. The proposed coprocessor offers scalability which means that it supports different security levels with a cost of performance. We also build a system-on-chip design using Xilinx’s latest Zynq-7000 family extensible processing platform to show how our proposed design improve the processing time of modular arithmetic operations for embedded systems.     

基于FPGA的IPSec协议安全算法硬件单元设计

IPSec协议中的加解密、消息认证等安全算法的硬化实现可以显著改善关键网络设备的安全处理性能。本文采用现场可编程门阵列（FPGA）设计了一个包括AES、HMAC-SHA-1等安全算法及其替换算法的IPSec协议安全算法硬件单元。仿真结果表明，本文设计的安全算法硬件单元能显著地提高IPSec协议的处理速度。     

后量子加密算法的硬件实现综述

现有的密码体制大多基于RSA、ECC等公钥密码体制,在信息安全系统中实现密钥交换、数字签名和身份认证等,有其独特的优势,其安全性分别依赖于解决整数分解问题和离散对数问题的难度。近年来,随着量子计算机的快速发展,破解上述数学问题的时间大幅减少,这将严重损害数字通信的安全性、保密性和完整性。与此同时,一个新的密码学领域,即后量子密码学应运而生,基于它的加密算法可以对抗量子计算机的攻击,因此成为近年来的热点研究方向。2016年以来,NIST向世界各地的研究者征集候选抗量子密码学方案,并对全部方案进行安全性、成本和性能的评估,最终通过评估的候选方案将被标准化。本文比较了NIST后量子密码学算法征集(第2轮、第3轮)的各个方案,概述目前后量子加密算法的主要实现方法:基于哈希、基于编码、基于格和基于多变量,分析了各自的安全性,签名参数及计算量的特点以及后期的优化方向。PQC算法在硬件实现上的挑战其一是算法规范的数学复杂性,这些规范通常是由密码学家编写的,关注的重点是其安全性而非实现的效率,其二需要存储大型公钥、私钥和内部状态,这可能会导致不能实现真正的轻量级,从而降低硬件实现的效率。本文重点介绍了目前后量子加密算法的硬件实现方式,包括PQC硬件应用程序编程接口的开发,基于HLS的抽象实现和基于FPGA/ASIC平台的硬件实现。PQC方案的硬件化过程中不仅需要算法的高效实现,同时需要抵抗针对硬件结构的侧信道攻击。侧信道攻击可以通过来自目标设备泄露的相关信息来提取密码设备的密钥。本文讨论了后量子加密算法在具体实现和应用中受到侧信道攻击类别和防御对策。