光电子多芯片组件中PE布局的优化算法

提出了一种新型的适用于布局问题的二维基因算法２ＤＧＡ（２Ｄ Ｇｅｎｅｔｉｃ Ａｌｇｏｒｉｔｈｍｓ），并用该算法实现对ｔｗｉｎ－ｂｕｔｔｅｒｆｌｙ并行多级互连网络中心处理单元的布局，实验结果表明，该算法优于现有的其它方法。     

基于光电多芯片组件结构的物理布局算法

基于采用自由空间光互连的光电多芯片组件结构,依据其中所有杉光学器件的物理性能的约束条件,对可以采用的不同物理布局算法进行了研究,在此基础上,提出一种新的互连布局算法,并对采用该算法进行计算机模拟的结果进行了讨论。     

一种基于约束的布局求解算法

在研究现有布局求解的基础上，提出了一个基于约束的布局求解算法，该算法借助机构分析与综合中有关自由度分析的概念，在两个层次上进行布局求解，即在高层次上对层布局顺序进行规划，而在较低层次上进行具体的数值定位，通过两层次上交替进行求解最终求得布局结果。     

基三分层网络中一种基于查表的确定路由算法

路由算法对互连网络的通信性能和并行系统性能的发挥起着重要作用。针对基三分层互连网络，提出一种基于查表的使消息沿两节点间近似最短路径传递的分布式确定路由算法TDRA。该算法充分利用基三分层互连网络的层次特性，其路由表中仅保存各节点的同族节点和部分组的路由信息，路由表所占存储空间小，路由效率高。     

一种线长和时延双重驱动的布局算法

针对标准单元模式的超大规模集成电路布局问题,本文提了一种新的基于线长和时延双重优化目标的布局算法。在以优化线长为目标函数的布局结果基础上,进一步优化了芯片的时延特性,并通过算法设计较好地解决了二者优化方向的一致性。通过标准单元测试电路的实验结果比对,该算法在线长及时延优化方面综合性能良好。     

基于Wang-Landau算法的动态设施布局方法

动态设施布局问题是设施在车间内多个阶段的布局规划问题。目前,针对动态设施布局问题,国内外学者对离散模型研究较多,而对连续模型的研究却较少。根据连续动态设施布局的特性与需求,构建了不等面积设施的动态设施布局连续模型。求解该模型的难点在于缺乏一种高效的布局优化方法。Wang-Landau算法是一种改进的蒙特卡罗算法。通过将Wang-Landau算法与空位点放置策略、外推移动策略、内压移动策略三种启发式策略相结合,提出一种基于Wang-Landau抽样的启发式算法,并以此求解该模型。使用文献中已有的测试算例对提出的算法进行测试,计算结果表明,所提出的算法在求解连续动态设施布局问题上是有效的。     

基于改进梯度投影算法的十自由度移动机械臂轨迹规划研究

以一款十自由度移动机械臂为研究对象，针对其轨迹规划存在的关节加速度超限等问题，提出一种改进的梯度投影算法，通过极值法求比例因子，在传统的梯度投影算法中，引入可优化度和自运动限制因子，并推导和提出了考虑关节加速度约束的新算法。对照逆解算法和改进梯度投影算法的仿真效果，验证了新算法的有效性，最后将该算法应用在十自由度的移动机械臂上进行了实例运动测试，测试结果满足设计要求，该成果将实际应用在工程项目中。     

基三分层网络中的受限多播路由算法

多播路由算法对互连网络的通信性能和多处理机系统性能的发挥起着重要作用。针对基三分层互连网络，在权衡性能、成本和实现的基础上，提出一种基于树的受限多播路由算法TRMA。该算法充分利用基三分层互连网络的层次特性和节点编码中所含的网络拓扑信息实现消息路由，算法设计简单，易于硬件实现。和其他基于树的多播路由算法相比，TRMA算法不需要源节点在发送消息前构建多播树,并将多播树的信息存放在消息中，大大降低了源节点的工作负载，提高整个系统的性能。通过仿真比较了TRMA和基于单播的多播路由算法，结果表明TRMA具有较低的网络延迟和较小的网络流量。     

宏单元阵列自动布局算法研究

本文研究并实现了一个用于宏单元阵列的自动布局算法。算法分为初始布局及迭代改善两部分，为提高布图成功率，以线网均匀分布为目标。在初始布图中，采用自下而上结群的方式将宏单元分配到各单元行上，再进行行内定位。在改善布局中，通过对单元行内及单元行间的迭代改善，进一步降低了布线密度，优化了初始布局的结果，从而可使布图成功率得到提高。算法已用Ｃ语言实现，并应用于自动布图系统中，实验结果表明了算法的有效性。     

基于位矩阵编码实现模拟集成电路模块布局的遗传算法

提出了一种新的实现模拟集成电路模块布局的遗传算法，其位矩阵编码法提高了算法的搜索效率；模块的滑行处理使绝对布局问题转变成相对布局问题，极大地减小了搜索状态空间而不降低精度；复制过程中个体间的相似性检查避免了算法的早熟收敛；目标函数覆盖了模拟集成电路的特殊要求；正交实验的方法用来研究算法参数，其最优取值由另一个衍化遗传算法确定，多种电路的测试结果表明，该算法性能优于传统的模拟退火算法，布局结果与手工布局相仿，设计效率得到显著提高。     

A PSO-based intelligent decision algorithm for VLSI floorplanning

Floorplanning is an important issue in the very large-scale integrated (VLSI) circuit design automation as it determines the performance, size, yield and reliability of VLSI chips. This paper proposes a novel intelligent decision algorithm based on the particle swarm optimization (PSO) technique to obtain a feasible floorplanning in VLSI circuit physical placement. The PSO was applied with integer coding based on module number and a new recommended value of acceleration coefficients for optimal placement solution. Inspired by the physics of genetic algorithm (GA), the principles of mutation and crossover operator in GA are incorporated into the proposed PSO algorithm to make this algorithm to break away from local optima and achieve a better diversity. Experiments employing MCNC and GSRC benchmarks show that the proposed algorithm is effective. The proposed algorithm can avoid local minimum and performs well in convergence. The experimental results of the proposed method in this paper can also greatly help floorplanning decision making in VLSI circuit design automation.     

Deterministic VLSI block placement algorithm using Less Flexibility First principle

In this paper,a simple while effective deterministic algorithm for solving the VLSI block placement problem is proposed considering the packing area and interconnect wiring simultaneously.The algorithm is based on a principle inspired by observations of ancient professionals in solving their similar problems.Using the so-called Less Flexibility First principle,it is tried to pack blocks with the least packing flexibility on its shape and interconnect requirement to the empty space with the least packing flexibility in a greedy manner.Experimental results demonstrate that the algorithm,though simple,is quite effective in solving the problem.The same philosophy could also be used in designing efficient heuristics for other hard problems,such as placement with preplaced modules,placement with L/T shape modules,etc.     

DrPlace:基于深度学习的可布线性驱动布局算法

在集成电路物理设计的布局阶段,针对基于深度学习的布局算法结果可布线性较差的问题,在开源的DREAMPlace算法的基础上提出并实现了一种基于深度学习的可布线性驱动布局算法DrPlace.算法模型在总体上设计并实现了布局器的整体框架,集成了基于深度学习的可布线性驱动总体布局、可布线性驱动的合法化和详细布局.总体布局过程中,在目标函数中加入了引脚密度函数,并实现了基于GPU的引脚密度的关键内核.在ISPD2011和DAC 2012布局实例上的实验结果表明,该算法与DREAMPlace相比在可布线性上获得了提升,且在运行时间、线长和可布线性方面均优于传统的可布线性驱动布局算法.     

VLSI定时驱动布局算法

定时驱动布局算法是改善ＶＬＳＩ性能的重要措施，现有算法主要建立在面向网络和面向通路两种技术之上，仅获得局部最优解．本文以获得全局最优解为目标，从电路逻辑结构和传输延时出发，提出了面向电路最大延时的布局算法．实验表明，本算法是有效的．     

基于遗传算法的布局问题求解

布局问题是VLSI布图设计中的重要问题,传统的方法很难得到满意的解答。针对该问题,文中提出了一个基于遗传算法的求解方法,并将它应用到VLSI门阵列模式布局设计中,构造了一个较完备的综合布局目标函数,引入并定义了通道拥挤度。实验结果表明,所提出的方法能在较短的时间内提供优化解,为VLSI布局设计提供了一种新的思路。     

Optimal floating point multiplication processor for signal processing

The design of a floating point matrix- vector multiplication processor array for VLSI, which has an optimal area-time complexity product, is presented. This processor array is capable of performing the function (where n = 1,…, N) and can be applied in many digital signal processing applications, by simply changing the matrix coefficients stored in that array. Each N-bit mantissa, M-bit exponent (N, M) processor element of the array comprises a mantissa multiplier/adder circuit and hardware to handle the floating point control. The multiplier/adder circuit is implemented by a new optimal algorithm, which is regular, recursive and fast. Secondly, the algorithm offers a highly local and regular interconnection network, which is a fundamental requirement in VLSI circuit design methodology.     

A Methodology for Mapping and Partitioning Arbitrary N-Dimensional Nested Loops into 2-Dimensional VLSI Arrays

A new methodology is proposed for mapping and partitioning arbitrary n-dimensional nested loop algorithms into 2-dimensional fixed size systolic arrays.Since planar VLSI arrays are easy to implement,our approach has good feasibility and applicability.In the transformation process of an algorithm,we take into account not only data dependencies imposed by the original algorithm but also space dependencies dictated by the algorithm ransformation,Thus,any VLSI algorithm generated by our methodology has optimal parallel execution time and yet remains space-time conflict free.Moreover,a theory of the least complete set of interconnection matrices is proposed to reduce the computational complexity for finding all possible space transformations for a given algorithm.     

宏单元阵列布局的两步模拟退火算法

本文提出了一种适用于ＶＬＳＩ布局的算法－两步模拟退火算法，针对宏单元版图模式的特点，算法将通常的模拟退火过程为分两步完成，从而使得算法性能有所改善。     

一种改进的VLSI电路有效布局算法

采用重心矩形约束[1]进行VLSI布局会出现以下问题：(1)布局边界的浪费,出现不可利用的小区域;(2)放置模块时可能会出现模块放置在实际有效区域内却因为重心约束成为非法放置。为了解决该问题,本文提出了一种改进文献[1]的VLSI布局启发式算法：通过设计模块的优先顺序进行合理布局,并辅助于边界矩形来解决重心矩形约束出现的问题;对模块布局放置的多个可能位置进行比较,并将其放置在优先度最高的适当区域。用Banchmark（ami33,ami49）和文献[1]的数据进行测试,结果表明新算法：（1）算法简洁高效,运行时间短;（2）布局结果明显好于文献[1]。