基于51单片机的边界扫描控制器的设计与实现

为提高现代军事装备的故障检测能力,运用VC++软件编辑控制界面,设计并制作了一种基于51系列单片机的边界扫描控制器;该控制器由USB转串口电路和单片机构成,结构简单、通用性强且成本低廉;将PC机发送的测试指令或数据进行USB与JTAG协议转换,产生符合IEEE1149.1标准的JTAG总线信号;以EPM7128芯片为测试对象,注入JTAG信号并采集测试响应,实现了对基于测试芯片硬件电路的故障检测;测试结果表明:设计的边界扫描控制器可实现对单芯片和芯片级联的边界扫描状态的控制,能避开可编程芯片的内部逻辑程序控制,完成对可编程芯片及其外围电路的故障检测。     

边界扫描测试系统软件设计与实现

为推动边界扫描技术在故障诊断领域中的应用，对边界扫描测试技术进行了研究，设计并开发了一种基于VXI总线的边界扫描测试系统；文章介绍了边界扫描的基本结构和测试原理，并重点介绍了开发边界扫描测试系统软件的流程；实验结果表明，开发的边界扫描测试系统能够利用器件的边界扫描描述文件，自动生成测试向量并完成对数字电路的测试以及故障诊断等任务，同时可以对设置的故障进行精确的定位和隔离。     

适用于高级数字网络测试的边界扫描芯片特性研究

为解决高级数字网络交流耦合/差分的故障检测问题,对高级数字网络测试边界扫描标准(IEEE1149.6)进行了研究;针对符合IEEE1149.6标准的典型元件,基于测试结构和测试指令两个方面,简要阐述了高级数字网络的边界扫描测试原理;并对典型元件进行了特性参数分析与测试结构仿真;仿真结果表明:1149.6结构芯片可以实现对交流耦合差分通道中测试信号的边沿检测;最后通过实际的电路测试实验,给出了电路测试设计方法,为熟知边界扫描技术的设计者提供了有价值的参考.     

STA400TEP芯片在模拟电路BIT设计中的应用研究

在大规模集成电路中,模拟信号的测试是一个重点和难点;介绍了IEEE1149.4混合信号测试总线标准和支持IEEE1149.4标准的STA400TEP边界扫描芯片,对STA400芯片在模拟电路机内测试中的应用进行了研究,提出了一种基于子网络撕裂诊断法的边界扫描结构置入的测试性设计方法,并以某驱动电路为研究对象对此方法进行了实验验证,实验结果表明STA400TEP的置入能够实现电路板的可观性和可控性,能够准确地将故障定位到子网络中。     

基于边界扫描技术的数字系统测试研究

介绍了支持JTAG标准的IC芯片结构、边界扫描测试原理以及利用边界扫描技术控制IC芯片处于特定功能模式的方法。针对IC芯片某种特定的功能模式给出了设计思路和方法,并用两块xc9572pc84芯片互连的PCB板为例进行设计分析和实验实现。通过实验实现,体现了边界扫描技术易于电路系统调试和方便系统设计的特点,且设计的系统控制逻辑简单方便,易于实现。     

支持SVF的边界扫描测试系统的设计与实现

边界扫描技术是一种完整的、标准化的可测性设计方法,它提供了对电路板上器件的功能、互连等进行测试的新途径.本设计实现了一种能够自动生成SVF测试图形的边界扫描测试系统,然后利用该系统进行了PCB板级的扫描链完整性测试和芯片互连测试,测试结果分析表明系统可以检测出被测对象的故障类型.     

SN74ACT8990芯片在数字电路测试中的应用

SN74ACT8990作为测试总线控制器,主要用于测试数据的交互,是基于边界扫描技术的数字电路测试的核心部件;为了解决上述新兴测试技术在实际应用方面研究的不足,首先介绍了芯片的功能、基本结构以及工作原理;从硬件电路和程序设计两个方面,分别详细地介绍了一个典型的基于SN74ACT8990边界扫描测试系统的设计方法及过程;最后利用测试指令扫描和互连测试对设计的浏试系统进行了功能验证;结果表明,在数字电路测试中,采用基于SN74ACT8990的边界扫描技术能够准确地定位故障,并能初步判断故障类型,具有较高的测试效率和广阔的应用前景.     

基于边界扫描技术的VLSI芯片互连电路测试研究

对VLSI芯片互连电路测试过程数学描述模型及测试原理进行了研究，在此基础上提出了一种基于边界扫描技术的VLSI芯片互连电路测试实现方案。以PC机为测试平台的测试实验结果表明：该方案成功地完成了边界扫描机制试验电路扳上互连电路的桥接、S—A—1型、S—A—0型等多种类型故障的检测。     

一种嵌入式边界扫描测试数据压缩及合成方法

随着嵌入式测试概念的产生,边界扫描技术作为高密度电路板故障检测的主流技术,将结合嵌入式测试方法,成为板级乃至系统级故障检测的新研究方向;嵌入式边界扫描是电路板级故障检测的必然发展趋势;文中首先介绍了嵌入式边界扫描技术,然后提出了一种嵌入式边界扫描测试数据压缩及合成方法,阐述了嵌入式边界扫描的数据生成及下载,最后以某数字电路板为对象进行了嵌入式边界扫描测试验证,并给出结论;总体上,嵌入式边界扫描测试以增强测试自动化、提高测试覆盖率和测试效率为目的,能够更好地降低产品整个寿命周期的测试维修成本.     

可测试性设计技术在一款通用CPU芯片中的应用

可测试性设计(Design-For-Testability,简称DFT)是芯片设计的重要环节,它通过在芯片原始设计中插入各种用于提高芯片可测试性的硬件逻辑,从而使芯片变得容易测试,大幅度节省芯片测试的成本。文中介绍了在一款通用CPU芯片的设计过程中,为提高芯片的易测性而采取的各种可测试性设计技术,主要包括扫描设计(ScanDesign)、存储器内建自测试(Build-in-self-test,简称BIST)以及与IEEE1149.1标准兼容的边界扫描设计(BoundaryScanDesign,简称BSD)等技术。这些技术的使用为该芯片提供了方便可靠的测试方案。     

基于XML的自动化测试工具的改进

随着计算机技术的迅速发展,软件的应用范围越来越广泛,软件结构也就越来越复杂,随之对软件的质量要求也就越来越高,为了保证软件产品的质量,软件测试特别是自动化测试越来越受到人们的重视。该文将对自动化测试作相关的介绍以及自动化工具的简单分析。     

基于Web UI的软件自动化测试的研究

随着软件产品使用范围的提高和先进组建设备的出现．软件产品的复杂性也越来越强．这就需要对软件产品实施更加深入和透彻的测试。自动化测试以其覆盖率大．测试效率高．精度准等多个优点．越来越被人们重视和使用。而轻量级测试程序的开发．不仅具备自动化测试的全部优点．还能够减少对测试环境的要求和弥补对测试工具使用熟悉度较低所产生的工作效率问题．使自动化测试更快更经济的投入到日常工作中。基于汤森路透公司（Thomson Reuters、的Common Platform Searchand Navigation项目对Reference Data的测试需求设计一个轻量级测试程序．     

软件安全性测试方法与工具

软件的应用越来越广泛,规模和复杂度不断提高,软件中的安全缺陷与漏洞也在不断增多,软件安全性问题日益突出.软件安全性测试是保证软件安全性、降低软件安全风险的重要手段.论述了软件安全性测试的特点、内容,重点研究了国内外软件安全性测试的主要方法与工具,分析了各种方法的优缺点与适用范围,提出了一种安全性测试工具的分类方法,总结了当前研究工作并指出了未来软件安全性测试技术的研究重点与发展方向.     

A relative error bound for balanced stochastic truncation

Recently, several methods have appeared for the approximation of (power) spectra, notably balanced stochastic truncation (BST). It is shown that BST satisfies a relative error bound approximately twice the bound for the relative error method (REM) proper. This offers a quantitative basis for the observation that BST and REM produce similar reduced-order models. Balanced stochastic truncation can therefore be interpreted as providing a computationally simple algorithm for relative error approximation     

软件测试不确定性研究及解决途径

从分析软件测试的不确定性产生的原因，分析软件测试中存在的问题，提出加强软件测试工程化管理、测试方法模板的复用、采用测试用例的知识共享作为解决问题的途径，介绍了一种软件测试管理平台的实现。     

Discrete Software Reliability Growth Modeling for Errors of Different Severity Incorporating Change-point Concept

Several software reliability growth models (SRGM) have been developed to monitor the reliability growth during the testing phase of software development.In most of the existing research available in the literatures,it is considered that a similar testing effort is required on each debugging effort.However,in practice,different types of faults may require different amounts of testing efforts for their detection and removal.Consequently,faults are classified into three categories on the basis of severity:simple,hard and complex.This categorization may be extended to (?) type of faults on the basis of severity.Although some existing research in the literatures has incorporated this concept that fault removal rate (FRR) is different for different types of faults,they assume that the FRR remains constant during the overall testing period.On the contrary,it has been observed that as testing progresses,FRR changes due to changing testing strategy,skill,environment and personnel resources.In this paper,a general discrete SRGM is proposed for errors of different severity in software systems using the change-point concept.Then,the models are formulated for two particular environments.The models were validated on two real-life data sets.The results show better fit and wider applicability of the proposed models as to different types of failure datasets.     

“魂芯”DSP配套基础软件的自动化测试平台

介绍了一种基于调试系统的回放式自动化测试平台,可以自动化测试“魂芯”DSP配套软件单元.该测试平台以主机调试器为测试对象,通过主机调试器调试应用程序,间接地测试编译器、软件模拟器、调试链接服务软件等软件单元.该平台可以方便地添加测试用例,并自动批量回放测试用例.利用本测试平台,可以大大减少“魂芯”芯片配套软件的测试工作量.     

软件测试过程分析

分析了传统软件测试的不足，阐述尽早开始测试的必要性，总结出系统测试过程所需经历的阶段——计划、设计、执行和评估。结合瀑布模型，分析了测试与开发并行工作的过程，在此基础上建立了软件测试阶段及其与软件开发各阶段的关系模型。     

软件可靠性估计与计算复杂性的关系浅析

软件可靠性估计是软件可靠性研究的重要问题之一.提出一种根据软件随机测试的结果进行软件可靠性估计的方法.它使被测软件的复杂性成为估计公式中的一个因素,从而克服了现有同类方法把软件看作是黑箱的缺点.它以软件的邻域集合的伪维数作为软件复杂性度量,从而使根据软件的可能错误空间进行可靠性估计成为可能.还证明了算法的计算复杂性与软件所可能计算的函数集合的伪维数之间存在着一定的联系.     

基于CBD的软件测试策略研究

基于构件开发(CBD)的软件系统被广泛应用并成为一种主流软件形态.然而,构件软件系统的异质性和实现透明性等特点给测试带来了极大的挑战.寻求高效的构件软件测试技术和开发实用的测试工具是当今软件业界亟待解决的一个课题.本文分析构件软件测试存在的主要问题,提出一个基于CBD的软件测试策略STSofCBS,建立系统化的测试策略,避免测试的偶然性带来的时间和工作量的浪费.