波形法逻辑模拟算法——一个面向过程的算法

本文阐述的波形法模拟算法是一个面向过程的,在时间上高度并行的逻辑模拟算法。对以往的均是面向事件的逻辑模拟是一个突破。它对提高逻辑模拟效率及数学形式化做了工作,并给出了触发器元件的计算公式。     

TJGS:基于编译和排序的面向过程的逻辑模拟系统

本文叙述了一个基于编译和排序的面向过程的逻辑模拟系统:语言、编译、排序、模拟和后处理。异于目前广泛采用的面向事件的模拟系统,本文提出了基于面向过程的波形字逻辑模拟系统的结构、设计和实现方法,并给出了系统中使用的主要算法。该系统已在VAX-11及TJ系列机的软硬件环境下实现,获得了满意的效果。     

一种改进的并行保存划分算法

在计算需求量很大的电路模拟中，经常使用并行模拟技术来减少模拟时间。并行模拟中的划分被认为是提高模拟性能的有效途径。本文研究了针对并行逻辑模拟的一种优秀的启发式多层次划分算法——并行保存划分算法，针对其缺点做出了一些改进，得到一种新的划分算法。并将这种算法放到并行逻辑模拟框架SAVANT／TYVIS／WARPED中进行了验证，得到了较好的结果。     

逻辑模拟智能教学写作环境的研究

基于智能教学系统(ITS)模型,本文将数字系统自动化设计逻辑模拟的抽象级概念、描述工具及模拟算法等问题引入到计算机辅助教学研究领域,在对逻辑模拟教学环境进行分析的基础上,提出了一个由辅助教学系统写作环境支持下设计ITS教学策略、实现领城知识表示的方法,并将逻辑模拟ITS写作环境定义为二元组AE=(T,R),进而讨论了逻辑描述、逻辑图构造、指令负载描述、操纵逻辑模型运行的模拟机制以及为获取模型相关组织说明的学习机制的设计等问题。     

一个有效的逻辑设计验证系统

随着 VLSI 技术的发展,逻辑模拟在数字系统的设计中占有越来越重要的地位,已经成为不可缺少的工具。本文给出了一个有效的、实用化的设计验证系统的 GFLS,它是一个多级混合的逻辑模拟系统。文中系统地讨论了 GFLC 的功能、特色,采用的模拟模型,硬件描述语言 GFHDL,如何利用它辅助数字电路的设计,以及性能效率和应用情况等。     

逻辑模拟在计算机设计中的应用

我国新研制的一台大型计算机的指令控制部件(简称指控)逻辑设计应用寄存器级逻辑模拟,使指控在生产之前完成逻辑正确性调试。本文从逻辑设计角度论述逻辑模拟结构、逻辑模拟程序、指控部件描述和指控模型调试。     

一种实用的数字电路CAD系统

本文主要介绍了一种逻辑模拟测试器ＳＴ的设计思想和工作原理， 出了系统硬件结构和处理流程。     

面向事件的逻辑模拟程序LOGSIM

一、概述 逻辑模拟是一种很好的辅助逻辑设计方法,它是把一个系统或电路由设计引向实现的过程中很重要的一环。本文介绍一个在IBM-PC机上运行的逻辑模拟程序LOGSIM。 LOGSlM是在分析参考文献[1]中的逻辑模拟程序PROTOSIM后开发的。PROTOSIM     

数字部件分析模型和算法

本文在传统的门级逻辑模拟模型和算法的基础上引进了一些新概念,导出了一种新的分析模型和算法。对于给定的部件控制时序,用U-型数据,仅一次便可准确地计算出该部件最坏情况下的时间关系。因此,当用作时间关系检查时,它具有既快又准的特色;当用作功能检查时,效果与传统模型和算法相同。     

逻辑函数的if-then子句表示法

本文提出了逻辑函数的另一种表示方法,与传统的用布尔表达式中表示逻辑的方法不同,这里采用了if-then子句集的形式。本文还讨论了如何将一个布尔表达式转换成等价的if-then子句形式。逻辑函数的这种表示方法加快了逻辑模拟的速度,并且解决了采用诸如OCCAM等并发进程语言来进行逻辑模拟过程中的死锁问题。     

最大公约数的多种算法

本文总结了四大类计算最大公约数的方法。与其他类似的文章不同，本文给出了最大公约数的格式严格的数学定义，对两种主要算法（欧几里德算法和Steh算法）的正确性给出了形式化的数学证明：同时，对每种算法作者还以标准C语言给出了可移植的实现。     

基于时间偏差的并行逻辑模拟的动态负载平衡

随着大规模集成电路的复杂性日益增加,逻辑模拟开始采用并行离散事件模拟技术。在现有的基于时间偏差协议的并行逻辑模拟系统的基础上,提出了一个动态负载平衡模型,模型能够针对模拟时的负载变化,进行以一组模拟对象为单位的迁移以实现负载平衡。提出模拟推进度的概念,作为对并行逻辑模拟过程中的负载进行准确的衡量标准。     

验证包含黑盒的电路设计的有效方法

在超大规模集成电路设计中，为了进行早期的设计错误检测与调试或层次化验证，常常需要使用含黑盒的设计验证方法，该文提出了一种结合逻辑模拟和布尔可满足性的黑盒验证方法，用于验证设计中黑盒外部的功能正确性，该方法使用量化的合取范式(CNF)来表示电路中出现的未知约束，并且不需要修改电路结构，有效地节省了计算资源，此外，通过使用随机并行模拟增强了可满足性算法的错误检测能力，通过对ISCA’85电路的实验表明了该方法不仅比以往同类算法速度快，而且具有较好的错误检测能力。     

带黑盒组合电路的等价性验证

为了在早期阶段发现电路设计错误,需要对包含未知部分的实现电路和规范电路进行等价性验证.本文提出了一种"分而治之"的方法,把电路划分成若干子电路,使用四值逻辑模拟技术对电路未知部分进行量化,然后对子电路的合取范式进行可满足性验证.这种方法增强了算法的错误检测能力,通过在ISCAS'85基准电路和10个简单组合电路上得到的两组实验数据表明了此算法的有效性和可行性.     

基于整数运算的参数多项式曲面快速生成算法

本文给出了关于参数多项式曲面的一种快速逐点生成算法，并对张量积Bezier曲面给出了具体的生成算法。与已有算法相比，该算法在生成曲面的过程中，只用到整数加减法。     

一种区域填充算法

在计算机图形学的专著或译著中，所给出的种子填充算法(本文称为纵向搜索算法)，需占用较大的存储空间。本文给出一种改进的新算法(称为横向搜索算法），具有较小的存储空间，并作了算法分析。     

逻辑模拟的一种算法——分块模拟法

前言门级逻辑模拟通常采用表格驱动法,这种算法需要多种静态和动态表格,信息量很大,如果不动用外存储器,很难对规模较大的数字逻辑系统进行模拟。但是,如果按普通的复盖方法,则由于表格驱动法的特点,模拟过程(其实逻辑描述语言的编译也一样)将是随机用盘的,即使使用虚拟存储,用盘次数也必然非常频繁。这不仅会使响应时间拖得很长,而且也必然增加了很多用盘的开销。为了解决大型逻辑电路的逻辑模拟问题,我们在表格驱动法的基础上提出了一种分块模拟算法,使得在每个模拟时刻里用盘次数尽可能地少。在我们已建立的系统中最多不超过2 N—2次。这里N是逻辑电路分块的总块数。由此看出只要有稳定可靠且速度较快的磁盘,     

一台小型专用机的寄存器传输级模拟

随着计算机新技术的发展,计算机的逻辑结构越来越复杂。逻辑设计中的错误也就越来越难免。要缩短机器的调试周期,必须在机器装配之前尽量减少逻辑设计中的错误,逻辑模拟是借助计算机来进行逻辑校验的有效手段。数字网络的逻辑模拟一般可分为寄存器传输级模拟和门级(动能级)模拟二类。本文主要讨论寄存器级模拟,门级模拟另文讨论。     

改进的非线性系统最小二乘算法

本文给出了可以统一处理线性系统，非线性系统参数辨识的改进最小二乘算法，包括批量形式及递推形式，它是文１，２中算法的综合及推广，改进了收敛速度，能克服病态，算法简单，易于应用，并且给出了算法的收敛性证明。     

基于路网的移动对象索引机制研究

本文基于FNR-Tree的思想提出了一种新的索引算法FNR-Tree，该算法可以实现基于轨迹的查询，而这正是FNR-Tree索引结构所欠缺的，接着给出了FNR-Tree的数据结构和插入算法，查询算法，最后给出了两种索引结构的试验对比结果。