8051单片机实现石英晶体频率自动分选仪

论述了利用单片机取代工控PC机进行石英晶体频率检测分选的技术。石英晶体的振荡信号经过整形,分频,放大达到数字电路芯片要求的TTL电平标准后输入到CPLD(Xilinx95108),CPLD在单片机的控制下同时对输入信号和标准频率源信号计数。单片机控制计数的时间,到时后读出两者数值。它们的比值再乘以标准频率就是被测信号频率。系统结构简单,运行稳定,测量精度高。静态测频误差<400Hz,相对误差<10ppm。     

基于CPLD的精确频率测量仪设计

本文主要论述了采用CPLD的设计方法,在数字系统设计精确测量频率测量仪的一种设计:在采样时间内同时对标准频率信号和被测频率信号计数。采样完成后,把二者的计数值相比,再乘以标准频率就可以得到被测频率的精确值。     

CPLD在数字频率测量中的应用

本文介绍了以CPLD为核心处理芯片的频率测量系统,整个频率测量系统由CPLD和单片机(89C51)构成,CPLD采集被测频率源,再由单片机读取频率值并由液晶同步显示频率和周期.本系统结合了CPLD的高速及单片机(MCU)的运算控制二个特点.     

低频数字相位(频率)测量的CPLD实现

以单片机和CPLD为核心,设计了低频相位(频率)检测系统.系统由CPLD相位频率测量模块、单片机和显示模块三个部分组成.利用VHDL语言设计了高速的测频测相模块,并下载到CPLD中,通过与单片机的独立接口,将测量到的数据传送到单片机中,由单片机完成计算和显示的功能.重点介绍了测频测相系统原理框图,CPLD中的测频测相模块原理框图,简要介绍了单片机控制程序、计算程序.采用CPLD配合单片机的设计方案,具有造价较低、速度高、精度高的优点,并且可以通过软件下载而达到仪器硬件升级的目的.     

基于CPLD和单片机的数字频率计硬件电路设计

采用CPLD芯片和单片机相结合方法实现对正弦波和方波信号的频率测量。硬件设计方面通过施密特触发器进行信号整形,再利用CPLD进行频率计数,然后将计得的数据传输到单片机中进行处理,最后用LCD1602液晶显示器显示结果。该文试图探讨基于CPLD和单片机的数字频率计的硬件电路设计。     

基于CPLD/FPGA的等精度频率计设计

讨论了基于CPLD/FPGA的可编程逻辑器件,借助单片机AT89C51;利用标准频率50～100MHz的周期信号实现系统计数的等精度测量技术.同时采用闸门测量技术完成脉宽,占空比的测量.     

CPLD在数字频率测量中的应用

本文介绍了以CPLD为核心处理芯片的频率测量系统,整个频率测量系统由CPLD和单片机(89C51)构成,CPLD采集被测频率源,再由单片机读取频率值并由液晶同步显示频率和周期。本系统结合了CPLD的高速及单片机(MCU)的运算控制二个特点。     

基于单片机控制的等精度频率计设计制作

用D触发器控制两个计数器count1和count2的同步工作,以保证count1和count2计数时间的一致性;将count1和count2与单片机的定时器T0和T1相结合构成两个20位的高精度计数器,分别对标准频率脉中和被测频率脉中进行计数;利用单片机串行口完成输出显示.从而克服了传统测频原理的频率计的测量精度随被测信号频率的下降而降低的局限性,提高了频率测量的精度.     

基于CPLD的等精度频率计的设计

在电子领域中,测频是经常要用到的。但是传统频率计在测频时有很多缺点。本设计采用等精度测频、测周期的数字频率计的设计方案,选用单片机为核心,通过编程实现了闸门预制信号、同步控制、数据运算处理和实时显示的功能,并利用可编程逻辑器件CPLD(Complex Programmable Logic Device)的在线编程,实现了频率计的逻辑控制、计数等功能。本设计克服了传统频率计随着被测频率的改变而改变的缺点,在整个频率区域都能保持恒定的测试精度。     

基于CPLD和单片机的高精度超声波测距研究

提出了一种基于CPLD和单片机的高精度超声波测距的设计方案。测距中的时间是通过高精度的晶体震荡器作为时钟信号源来进行计数测量。同时使用CPLD代替常用的单片机的纯软件方法实现动作控制,以减少误差。在CPLD电路设计中,充分考虑了延时所造成的误差并予以克服。