石英晶体振荡器的微处理器温度补偿技术研究

为改善石英晶体振荡器的频率特性,减小温度影响,通过对石英晶体振荡器的频率-温度特性的研究,提出了以微处理器（STC89C52RC）为核心的基于AT切晶体谐振器的温度补偿技术,并介绍了系统结构、补偿原理及硬件电路,给出了补偿结果。本设计具有结构简单、功耗低等优点。     

0.7V,11ppm/℃,纳瓦功耗的基准源

介绍了一种简单的高性能基准源电路．该电路利用了工作在饱和区和亚阈值区的MOS晶体管迁移率和阈值电压温度特性进行补偿，此外还利用二极管反相偏置电流的温度特性来改进电路的高温段的特性。使用HSPICE进行模拟，结果表明在电源电压为0．9V，温度在？20℃至120℃之间变化时，输出的基准电压为525mV，温度系数为11ppm／℃，功耗只有736nW。该电路电源电压可低至0．7V。电源噪声频率为1kHz时的电源抑制比为？48dB。     

热敏电阻式温度-频率变换器

由于半导体热敏电阻体积小、灵敏度高、热惯性小、成本低廉,因而在测温和控温工程中得到了极其广泛的应用。但因它的电阻-温度特性存在严重的非线性,必须研究有力的对策才能得到很高的精确度。以往的温度-频率变换器,大多把热敏电阻直接放在主振器频率网络中。本文介绍的方法是把热敏电阻间接地放在振荡器的正反馈支路中,和一个最佳补偿电阻串联,然后通过把振荡器的输出变换成恒流源向热敏电阻提供电流来改变反馈比,从而改变输出频率。另外,热敏电阻的功耗是随温度的增加而减小的。实验结果表明,采用本方法后,在0～100℃内,输出/输入关系是一条比较理想的直线,灵敏度35Hz/K。功耗在0℃时为600μw,在100℃时为46μW。如果增加1～2个补偿点,可望在更宽的工作温度范围内提高线     

一种全CMOS低功耗基准电压源的设计

基于MOSFET亚阈值的特性,通过两个MOSFET阈值电压差与热电压VT相互补偿的原理,提出了一种全CMOS基准电压源电路。与传统带隙基准电路相比,该电路采用全CMOS器件,无需电阻和传统分立电容,具有电路结构简单、功耗低、温度系数小和面积小的特点。通过对电路的理论分析,采用SMIC 0.18μm CMOS工艺模型,利用Cadence工具对电路进行仿真验证,在电源电压为1.8 V的条件下,输出电压为364.3 mV(T=27℃),温度系数为6.7 ppm/℃(-40℃~+125℃),电源抑制比达到-68 dB@10 kHz,功耗为1.3μW。     

一种带电源电压和温度补偿的振荡器电路设计

设计了一个带电源电压补偿和温度补偿的低功耗环形振荡器电路,环形振荡器采用受限于PTAT电流的反相器和普通CMOS反相器级联结构。由于电源电压和温度对这两种反相器传播延时的影响是相反的,利用这种相反的特性使得振荡器输出频率在电源电压和温度特性上得到补偿。该电路采用0.18μm CMOS工艺,测试结果显示在5 V电源电压以及27℃温度条件下,输出频率为263 k Hz,平均电流消耗为2.5μA。在3.5 V~5.5 V电源电压和-40℃~85℃的温度变化范围内,输出频率偏差在-2.3%~6.5%范围内。     

一种低功耗高精度带隙基准的设计

基于U MC 0.25μm BCD工艺,在传统带隙基准结构的基础上,设计了一种具有低功耗、高精度的基准,同时利用N MOS管工作在亚阈值区域时漏电流和栅极电压的指数特性,对基准温度特性曲线进行二阶补偿。仿真结果表明,电源电压5V时,静态电流功耗为3.16μA;电源电压2.5 V~5.5 V,基准电压变化53μV;温度在-40℃~130℃内,电路的温度系数为0.86×10-6/℃;三种工艺角下,低频时电路电源抑制比都小于-95 d B。     

一种高性能5-3V DC-DC转换器

设计了一种高性能的DC-DC转换器.该DC-DC转换电路采用了差分结构及反馈网络来提高电路输出的稳定性,并且采用了带隙基准以提高温度特性.具有结构简单、速度快、驱动能力强、功耗低等特点.采用0.6μCMOS工艺模型以及Hspice仿真工具的仿真结果显示,当输入电压从4.4V-6.1V变化时,输出电压可以稳定在3V.     

PUT及其应用

PUT是一种新型的负阻器件,国外应用较多;国内近年来已有生产与应用.其特性在很多方面优于单结晶体管.本文介绍了PUT的特性和在弛张振荡器、温度-频率转换、角度-频率转换、信号电路等方面的应用.     

PSO在非线性电路及器件参数优化设计中的应用

为了解决非线性电路的一个多参数组合优化问题,使用了一种全局优化搜索方法-粒子群优化方法(PSO)来获取非线性电路及其中非线性器件参数的最优组合.首先对非线性电路建立线性化的数学模型,分析关键参数的基本特性,然后利用粒子群优化方法良好的全局搜索特性以及快速的收敛速度,在整个参数空间进行高效并行搜索来获得参数组合的最优化,以有效降低电路功耗.对典型的非线性分压式偏置电路以及其中BJT参数提取的设计实例证明了该方法的有效性以及其在搜索速度上的优越性.     

微功耗CMOS电压基准的设计

本文采用0.18μm标准CMOS工艺,设计了微功耗CMOS电压基准电路。该基准电源电压可低至0.9V,功耗为0.8uA,输出基准电压为0.7V。在-20℃~100℃的温度范围内可获得29ppm/℃的温度系数,在1kHZ和100kHZ可分别获得-34dB和-17dB的电源抑制比。     

射频锁相环电路工作特性仿真与分析

射频锁相环是一种能够跟踪输入信号相位变化的闭环自动跟踪系统,此类电路具有负反馈闭环特点、系统状态多,工作特性复杂,其故障诊断和定位是无线电设备维修保障中的难点问题。针对上述问题,研究了射频锁相环电路的工作特性与故障定位方法。首先,针对典型射频锁相环电路,推导得到了其数学模型。然后,建立了其电路仿真的模型,仿真分析了环路四种主要工作状态和各模块对环路整体性能的影响。最后,采用开环故障隔离与关键节点信号比对法进行环路故障定位。研究结果为模拟锁相环电路故障诊断提供了理论依据,对实际电路故障诊断具有一定参考价值。     

高精度多通道的电能质量测试仪前向通道设计

介绍了以锁相环电路控制的高精度多通道的电能质量测试仪的前向通道的设计，结合具体电路图分析了锁相环芯片CD4045和14位A／D芯片MAX125功能及其应用。     

基于AD9951的差分快速跳频系统频率合成器的设计

选用内部时钟为400MHz的高性能直接数字合成频率源DDS芯片AD9951作为核心器件设计频率合成器,采用DDS+DSP的设计方案。利用锁相环ADF4113为AD9951提供参考时钟。阐述了AD9951芯片的主要性能及其在快速频率合成器设计中的应用方法。     

基于锁相环倍频的BLDCM速度控制系统设计

介绍一种基于锁相环六倍频速度采集的无刷直流电机(BLDCM)控制系统,以高性能处理器STM32为核心控制元件,采用锁相环倍频技术实现对电机转速的高精度控制.该系统包括处理器、驱动电路、逆变电路、倍频电路和电机,其中倍频电路对三路霍尔信号实现六倍频处理,输出作为系统的速度反馈.经仿真和实际测试,所设计的锁相环六倍频电路,...     

Chirp-UWB通信系统中锁相解调接收机的设计与实现

Chirp-UWB信号以其强抗干扰、低功耗、低时延、抗多径效应等能力,在无线通信中有其独特的优势。接收机是Chirp-UWB通信系统中的重要组成部分,结构简单、复杂度低的接收机设计一直是Chirp-UWB系统实现的关键之一。根据Chirp-UWB信号的特性,研究并设计了一种Chirp-UWB信号的宽带锁相解调电路。实验表明,锁相环解调Chirp-UWB信号的接收机具有易实现、数据解调可靠、电路成本低等优点。     

基于无线网络适配器的射频电路设计技巧和实现

以基于802．11g的无线网络适配器的PCB设计为例，根据射频电路工作的特点，集中探讨与RF电路板分区设计有关的各种问题，并给出了一些仰制PLL杂散信号的意见和方法。     

基于DDS和PLL的宽带时钟发生电路设计

针对高速任意波形发生器对高精度、宽带时钟电路的需要,提出了一种通过DDS加PLL的可变时钟设计方法。对DDS参数的选择、锁相环倍数的选择进行了详细分析,并对相位噪声的指标分配进行了论证,最后给出了输出频率范围为200MHz-1．25GHz的时钟电路的设计方案。通过实验验证,证明了上述分析的正确性。     

基于新型数字锁相环的三相电压型PWM整流器

提出基于坐标变换理论的新型数字锁相环,用以在三相电网电压出现频率偏移时,快速跟踪系统频率的变化,实现锁相功能.建立基于新型数字锁相环的三相电压型PWM整流器模型,分析了所提出的锁相环的电路结构和工作原理.通过仿真验证,新型数字锁相环能够准确快速锁定系统相位,PWM整流器可实现单位功率因数运行.     

一种高Q值硅微陀螺谐振频率快速锁定方法

提出了一种高Q值微陀螺快速锁定谐振频率的方法,可以减小其锁相环的调节时间。该方法基于高Q值微陀螺驱动模态受迫响应的瞬态分量包含谐振频率信息且持续时间长的特点,首先简要介绍了高Q值对锁相环锁定过程的影响,重点分析了其对锁频速度的影响;然后通过理论推导以及系统仿真验证了所提方法的可行性和有效性;最后基于FPGA设计了数字驱动电路,并对高Q值陀螺（Q值约为200000）进行驱动模态谐振频率锁定测试。试验结果表明,该方案可以有效控制压控振荡器（VCO）输出信号频率由初始频率迅速跳频至谐振频率附近,并由锁相环迅速锁定。     

一种新型的PLL/DDS混合型微波频率合成器的研究

本文研究了一种新型的微波频率合成器。该频率合成器将普通的锁相环(PLL)技术和直接数字频率合成器(DDS)有机地结合起来,只需在一般的单环频率合成器的基础上增加少量器件,就可以获得精确的频率分辨率和相当低的相位噪声,性能大大优于单环频率合成器而仅略低于双环,结构却比双环简单,成本也较低。代表了获得高性能价格比频率合成器的发展方向。文中给出了该频率合成器的设计方案和工作原理,并对其相位噪声特性作了分析。最后搭试了一个实验电路,给出了实验结果。