一种FPGA的可编程逻辑单元的全覆盖测试方法

提出并验证了一种新颖的FPGA中CLB的全覆盖定位测试方法,该方法通过建立基于SOC软硬件协同技术的FPGA自动测试系统,实现了CLB测试所需要的多次下载不同的配置图形,针对每个配置图形进行测试的需求;该方法通过建立规则布局CLB串行移位阵列为基础形成的FPGA定位配置图形、以及FPGA自动定位算法,实现了对FPGA中所有CLB的全覆盖测试以及错误定位.利用本文提出的方法对Xilinx公司XC4010型号FPGA中所有CLB进行了测试,实验结果表明该方法可以实现FPGA中CLB的全覆盖测试以及错误定位.     

基于故障映射的FPGA互连资源故障测试与定位

由于FPGA互联资源故障定位是FPGA故障测试的一个难点,尤其需要准确地判断故障的类型和精确地定位故障的位置,因此文中提出一种通过故障映射方法将SRAM型FPGA的互连资源故障映射到LUT的输出上,间接地测试与定位互连资源故障的一种方法.同时将故障映射这种方法与传统经典的三次配置测试互连资源方法的核心思想相结合,在高故障率的FPGA中实现了互连资源的100％故障测试覆盖率,并精确地将故障定位至FPGA互连金属线段或PIP对.该算法采用了最小可重复单元结构,FPGA中被测试资源可以由连续或不连续的任意数量最小可重复单元组成,因此更适合FPGA的重复性结构和FPGA的在线测试.在FPGA的在线全覆盖测试中,该算法的最小迭代测试(ROTE)次数与FPGA的规模无关,只与用户应用电路所占FPGA总资源的比例相关.     

工控软件表达式功能的自动化测试方法研究

针对工业控制软件中表达式语法覆盖的测试需求，提出了一种满足覆盖需求的表达式用例生成方法，并在此基础上构建了表达式的自动测试模型，实现了测试用例输入设计、自动执行以及记录测试结果的完整流程。实际应用证明了该方法可在保证测试执行有效性的前提下，减少了测试时间和测试资源投入，提升测试执行效率，满足迭代测试快周期的需求。     

基于FPGA的卫星导航信号viterbi译码方法研究

在介绍Xilinx公司FPGA的Viterbi译码器IP核译码模块设计的基础上,分析了广泛应用于卫星导航信号中的卷积编码及viterbi译码过程,重点分析了关键问题,提出了具体模块设计方案,并进行仿真和硬件验证。     

基于嵌入式逻辑分析仪的FPGA测试

在高度集成FPGA芯片测试中,其内部信号的实时获取与分析比较困难.对嵌入式逻辑分析仪SignalTapⅡ在FPGA测试中的应用进行了试验研究.将逻辑分析模块嵌入到FPGA信号发生器,构成一个逻辑分析仪.在FPGA芯片工作状态下,实现了内部信号的获取与分析.实验结果表明,应用SignalTap Ⅱ对FPGA进行测试,操作方便,实时性较高.     

高速并行数字调制信号的产生与实现

数字调制技术是高速通信传输系统的关键技术之一。本文提出了一种全并行的高速数字调制信号产生架构,该架构可以在现场可编程门阵列(FPGA)硬件平台中通过算法级的流水线实现。通过理论分析与推导,并行频域成型滤波器中的DFT/IDFT可以由低复杂度的两个基-8 FFT算法级联构成,进一步给出了具体的FPGA架构和实现方法。另外,为了进一步降低硬件资源,本文分析并设计了一种适用于并行实现的免混频数字正交上变频架构。仿真实验对高速并行数字调制架构中的并行频域成型滤波器在时域和频域分别进行了算法验证,FPGA硬件实现结果验证了高速并行数字调制信号产生的频谱性能。     

基于加法生成器的低功耗测试

本文提出了一种基于算术加法生成器的测试或内建自测试的低功耗测试方法。该方法对原测试矢量进行伪格雷码编码,优化被测电路的开关活动率,从而实现低功耗测试。8位行波进位加法器和16位超前进位加法器的实验分析表明,编码后的测试矢量显著地降低了被测电路的开关活动率;基于FPGA的实验结果表明,对于8位行波进位加法器,该方法将电路的平均动态功耗降低了15．282%,对于16位超前进位加法器,则降低了12．21%。该测试方法能侦测到被测电路基本组成单元的任意组合失效;由于原电路中加法器的复用,该测试方法可将测试硬件开销降至最小,但不会降低测试性能。     

基于FPGA的ⅡC测试系统的研究与实现

为了提高芯片IIC接口的测试效率与精度,提出了一种基于FPGA平台的IIC接口测试系统,该系统率先通过设计码型发送器与码型接收器,构造了一个强大的IIC接口测试工具。通过FPGA对IIC总线发送码型数据和采集码型数据,最后调用MFC软件进行分析得到测试结果。整个测试流程运用TCl脚本控制实现全自动化。该系统测试精度高达5ns,测试结果准确可靠。不仅能够实现IIC波形的重现,而且能在示波器精度不高时得到精确的测量。     

一种基于FFT的超宽带数字正交变换算法及实现

本文提出了一种基于FFT的超宽带数字正交算法.利用FPGA的丰富资源,采用并行处理技术,构造复合FFT变换,进行速度匹配,在硬件中实现了该正交变换算法.与其他数字正交变换技术相比,该方法具有输出I/Q信号相位正交性好、幅度误差小的优点.结合算法FPGA硬件实现需要,本文通过将一个256点的FFT(IFFT)分解成8个32点FFT(IFFT)的并行结构,实现了算法的并行处理.在XILINX公司VirtexIV系列FPGA器件中的硬件仿真表明,该设计实现了对采样率为1.2 GHz、带宽为600 MHz的超宽带实信号的连续、实时正交变换处理.     

视频图像实时采集和显示系统的FPGA设计

针对视频图像信息实时采集过程中,数据量大、快速性要求高,普通的处理器芯片难以胜任的问题,本文给出一种采用FPGA的视频图像实时采集和显示系统的设计实例.通过该实例介绍了基于FPGA的视频信息采集与显示系统的设计方法,以及FPGA应用系统设计中一些难点问题的解决办法.通过IP核调用、异步FIFO数据缓冲、存储器乒乓操作等方法,利用FPGA内部资源实现了各功能模块的设计.仿真和实际测试结果表明,利用FPGA进行视频图像信息采集和显示系统设计,是降低产品体积、功耗,提高快速性、稳定性的有效途径.