高速并行数字调制信号的产生与实现

数字调制技术是高速通信传输系统的关键技术之一。本文提出了一种全并行的高速数字调制信号产生架构,该架构可以在现场可编程门阵列(FPGA)硬件平台中通过算法级的流水线实现。通过理论分析与推导,并行频域成型滤波器中的DFT/IDFT可以由低复杂度的两个基-8 FFT算法级联构成,进一步给出了具体的FPGA架构和实现方法。另外,为了进一步降低硬件资源,本文分析并设计了一种适用于并行实现的免混频数字正交上变频架构。仿真实验对高速并行数字调制架构中的并行频域成型滤波器在时域和频域分别进行了算法验证,FPGA硬件实现结果验证了高速并行数字调制信号产生的频谱性能。     

基于FPGA的Sobel图像边缘检测的设计

图像边缘检测技术在数字图像处理领域中处于重要位置,是图像分割、目标区域识别、区域形状提取等图像分析的基础。详细地讨论了Sobel图像边缘检测FPGA实现的原理、方法和步骤。以FPGA为中央控制单元,用Verilog语言设计并实现了Sobel边缘检测法。通过改进算法、优化FPGA布局布线结构、利用FPGA高速并行机制和采用流水线处理方式,提高了系统速度,减少了FPGA内部资源的使用。通过Matlab和ModelSim进行仿真和对比,实验得到了理想的图像边缘。     

基于FPGA的双DM642并行通信系统的研究

本文提出了一种基于可编程逻辑门阵列(FPGA)的双数字信号处理器(DM642)并行通信系统,可应用于高速图像采集和数据处理。该系统采用双处理器流水线体系结构,一个DM642进行图像采集和算法处理,另一个DM642进行控制和网络传输;FPGA作为整个系统时序控制中心和数据交换枢纽,它产生各种控制信息以及时钟信号,并为两个DM642之间高速大块数据交换建立数据通道;从而使双处理器之间能够并行工作。经测试处理一帧大小为320x240的图像数据的时间约为15ms,可显著提高系统的处理能力和运行速度。     

基于FPGA的双流水线高速存储方法

在图像数据采集中,存储体系需要满足对图像数据持续高速存储的要求。针对某图像信息处理器的性能测试需求,开发了图像数据的高速并行化存储体系。为了实现200 MB/s的持续存储速度,借鉴并行化扩展的思路,设计了一种结构为5×8的多通道NAND Flash存储阵列。以状态机实现通道内和通道间的流水线设计,通过双流水线形式的并行工作模式,充分发挥每个NAND Flash的存储性能以实现图像数据的持续高速存储。采用XC6SLX150作为主控单元,以FPGA内部丰富的RAM资源进行数据缓冲,设计满足200 MB/s存储速度,实际性能测试达到450 MB/s。测试结果表明该方法通用性强,便于扩展存储容量和提高存储速度,为存储体系设计提供了一种新的思路。     

基于CCD和FPGA的光栅位移测量系统

介绍了一种基于CCD和FPGA的光栅位移测量技术,建立了光栅位移测量系统.系统由线阵CCD采集光栅莫尔条纹,将检测到的莫尔条纹通过A/D转换器输入FPGA处理器,FPGA处理器对采集到的莫尔条纹信号进行处理,利用FFT变换求取信号相位的变化,再根据相位的变化求出位移值.文中详细介绍了工作原理的推导过程、CCD驱动控制、信号预处理以及FFT变换在FPGA中的设计实现.实验验证该系统抗干扰能力强,对光栅信号质量要求不高,能到达较高的细分数,并且系统集成度高,开发成本低,运行稳定.     

基于视频行场消隐期的大容量FLASH存储控制器

为克服传统大容量FLASH视频存储控制器时序设计复杂、缓存资源要求较高的缺点,设计了一种利用视频行场信号消隐期进行时序控制的FLASH视频存储控制器。该控制器基于FPGA时序设计,利用视频行场同步信号消隐期时间写入FLASH的读出和写入控制命令。由于无需缓存资源即可实现多级流水线的设计,提高了时序控制效率,简化了时序设计过程。基于Verilog硬件描述语言,设计了3级流水线和并行控制时序,数据达120 MB/s,实现了对2 048pixel×1 752pixel/15frames高速视频数据的实时存储与回放。仿真与实验结果均表明,系统时序设计正确,大容量FLASH阵列读写操作正常,可实现视频数据的采集、存储、回放等多种功能。     

一种基于FPGA技术的高速码型数据发生系统的设计与实现

文中介绍了一种基于FPGA技术的高速码型数据发生系统的设计方法.该设计采用了FPGA芯片实现整个电路的控制功能,通过外部并/串转换电路将低速的并行数据转换,从而产生高速码型数据输出.本文阐述了该技术的基本原理及设计实现,并给出了FPGA内部的各功能模块的详细设计.     

直接数字频率合成器在FPGA中的实现

给出了基于FPGA芯片的直接数字频率合成器(DDS)的设计方法。因为DDS技术的实现依赖于高速、高性能的数字器件,选用FP-GA作为目标器件,可利用其高速、高性能及可重构性,根据需要方便地实现各种比较复杂的调频、调相和调幅功能。并且在设计中采用流水线技术,以提高相位累加器的速度。随着微电子技术的不断发展,开发者能很容易地将整个应用系统实现在一片FPGA中,从而实现片上系统(SoC)。因此,用FPGA实现DDS就有了更广泛的现实意义,并在现代通信系统中具有良好的实用性。     

一种基于FFT的超宽带数字正交变换算法及实现

本文提出了一种基于FFT的超宽带数字正交算法.利用FPGA的丰富资源,采用并行处理技术,构造复合FFT变换,进行速度匹配,在硬件中实现了该正交变换算法.与其他数字正交变换技术相比,该方法具有输出I/Q信号相位正交性好、幅度误差小的优点.结合算法FPGA硬件实现需要,本文通过将一个256点的FFT(IFFT)分解成8个32点FFT(IFFT)的并行结构,实现了算法的并行处理.在XILINX公司VirtexIV系列FPGA器件中的硬件仿真表明,该设计实现了对采样率为1.2 GHz、带宽为600 MHz的超宽带实信号的连续、实时正交变换处理.     

FFT处理器的一种扫描内建自测试方案

对FFT处理器提出了一种采用扫描的内建自测试方案.该方案充分利用FFT结构上的规则性,采用扫描的可测性设计,不需要对处理器内部基本功能单元作任何更改,且测试序列生成和响应压缩都可通过对已有功能模块如累加器的复用来完成.通过将系统已有流水线寄存器构成扫描链且通过扫描链的可重构,不仅进一步简化了测试设计要求,而且减少了硬件成本和系统性能占用,同时还具有测试向量少、故障覆盖率高的优点.     

基于OMAP5910的嵌入式测转速PDA的设计

OMAP是TI公司推出的针对无线多媒体终端的开放式多媒体应用平台,OMAP采用独特的双核结构,把高性能低功耗的DSP核与控制性能强的ARM微处理器结合起来,具有集成度高、硬件可靠性和稳定性强、速度快、数据处理能力强、功耗低、开放性好等优点。Qt库是目前Linux下很流行的一个面向对象的C类库,Qt/embedded实现良好的人机交互。本文介绍一种基于OMAP的测量转速的嵌入式PDA的设计方法。     

一种新型的实时图像处理机结构及Sobel电路设计

设计了基于微机PCI总线的实时图像处理机，设计采用了大规模可编程器件实现处理算法；在结构设计上充分利用FPGA内部RAM资源，集内部缓存结构与处理结构于一体；体系结构上采用流水线结构。还给出了平台上Sobel边缘检测算法的VHDI，设计实现及结果。结果证明，该设计具有其他处理机所无法比拟的处理速度，并且有很大的灵活性和通用性，且成本低。     

DSP／BIOS环境下视频图像火焰检测算法实现

针对DSP／BIOS环境下在线视频图像火焰检测算法实现中存在的巨量数据运算和提高CPU利用率之间的矛盾,提出了以TMS320DM642为处理器的视频图像处理硬件系统构建,并在DSP／BIOS下设计了基于任务通信的实时视频图像火焰检测系统。此外,给出了基于颜色和火焰蔓延动态特性的检测规则,利用Ping-pong缓存技术实现了EDMA数据传输和CPU处理的并行操作,大大提高了CPU的利用率。试验结果表明,该算法不仅能有效地提取火焰区域,而且能使单帧图像的处理速度较无缓存技术和缓存技术分别提高60倍和1．55倍。     

FFT处理器的算术测试与可测性设计

针对快速傅里叶变换处理器，本文提出了一种有效的可测性设计及其测试方案。测试时，该方案将处理器中的寄存器作为扫描链提高了其可控性，利用其中的加法器作为测试生成，生成的测试矢量能侦测处理器每个基本组成单元内部的任意组合失效。由于处理器中一些加法器、寄存器的再利用，以及电路结构的规则性，因而只需最少的额外硬件、面积开销即可真速、并行地实施该测试方案而不会降低电路性能。     

OFDM中FFT的高效实现

对OFDM基带处理中的FFT算法进行了研究,修正了相关文献中Radix-23SDF64点FFT结构图中的错误,64点FFT只需一个复数乘法和若干加法即可实现。文中提出了一种定点量化方法,仿真表明其能提供50dB以上的量化信噪比。     

基于FPGA的FFT变换分析与电路设计实现

对FFT变换进行了模型分析,用移位寄存器存储旋转因子的方法,设计实现了基于FPGA的FFT算法,并以16位长数据,64点FFT为例,在QuartusⅡ软件上通过了综合和仿真。实验结果表明,该方法和普遍采用ROM做旋转因子存储器的方法相比,较大地提高了FFT的处理速率,能够更好地满足实时处理的需求。     

并行多处理器运动控制系统中的分布式存储机制

针对应用于高速高精运动控制系统的并行多处理器控制架构,提出了一种分布式共享存储机制设计思路。基于数字信号处理器设计了并行计算节点,并为各节点设计了本地存储区;采用基于自定义内部总线的消息传递服务,实现了分布式存储区之间共享数据的刷新,构建了统一编址的分布式共享内存模型,以优化各并行计算节点间的数据交互。该分布式存储机制基于硬件实现,其有效性已在实际应用中得到了证实。     

基于数字图像处理及DSP的木质板材缺陷图像处理系统

探讨了木材缺陷计算机视觉识别技术研究的现状,提出了基于DSP的木材缺陷图像处理系统的硬件结构以及图像处理的算法:系统的介绍了由TMS320C80为数字信号处理器的图像采集系统,概述了TMS320C80MVP并行处理器的系统结构与主要特点,并给出上述系统的处理结果.     

多处理机网络在电阻层析成像系统中的应用研究

两相流在线实时监测对电阻层析成象技术的实时性能提出了很高的要求,但提高过程层析成象技术的实时性能受到基于ＶｏｎＮｅｕｍａｎｎ结构的串行计算机体系结构的限制。本文从提高ＥＲＴ系统的实时性能出发,针对ＥＲＴ系统的特点,将并行处理技术引入到电阻层析成象系统中,设计了应用于ＥＲＴ系统的拓扑可重构的多处理机网络及二者之间的接口电路,并实现了ＥＲＴ系统的控制、数据采集和图象重建。测试结果表明此多处理机网络对于提高ＥＲＴ系统的实时性能是有效的。