第9期考考你解答(二)

CD40110集成电路是集计数器、锁存器、译码器和笔段显示驱动器于基片上的四合一电路,可直接驱动数码管,无需在数码管上再接限流电阻。在电源输入/输出电压落差大,输入电压变化范围宽,供电电流大时,一般建议选用开关型集成稳压电     

一种高资源效率的Fast-RCSC极化码译码器

针对现有极化码软输出译码器存在的高资源消耗与低资源效率,设计了一种快速低复杂度软取消(Fast Reduced Complexity Soft-Cancelation,Fast-RCSC)译码算法及其译码器硬件架构。Fast-RCSC算法对内部特殊结点进行完整计算,在减少译码周期的同时仍有较好译码性能。基于不同特殊结点公式之间存在相似性,进而通过对引入的特殊结点模块进行计算结果复用以及计算模块分时复用,减少特殊结点模块资源消耗。通过共用存储单元以及对不足存储单元数据宽度的数据进行合并,降低存储资源消耗。在华润上华(Central Semiconductor Manufacturing Corporation,CSMC)180nm工艺下综合结果表明,设计的译码器在码长为1024的情况下,面积为2.92mm²,资源效率为245.2Mbps/mm²,相比现有软输出译码器有不同程度的提升。     

基于SSCANL译码器的联合迭代检测译码算法

为了提升基于极化码的稀疏码多址接入（sparse code multiple access,SCMA）系统接收机性能,提出了基于简化软消除列表（simplify soft cancellation list,SSCANL）译码器的循环冗余校验（cyclic redundancy check,CRC）辅助联合迭代检测译码接收机方案。该方案中极化码译码器使用SSCANL译码算法,采用译码节点删除技术对软消除列表（soft cancellation list,SCANL）算法所需要的L次软消除译码（soft cancellation, SCAN）进行简化,通过近似删除冻结位节点,简化节点间软信息更新计算过程,从而降低译码算法的计算复杂度。仿真结果表明,SSCANL算法可获得与SCANL算法一致的性能,其计算复杂度与SCANL算法相比有所降低,码率越低,算法复杂度降低效果越好;且基于SSCANL译码器的CRC 辅助联合迭代检测译码接收机方案相较基于SCAN译码器的联合迭代检测译码（joint iterative detection and decoding based on SCAN decoder, JIDD-SCAN）方案、基于SCAN译码器的CRC辅助联合迭代检测译码（CRC aided joint iterative detection and decoding based on SCAN decoder,C-JIDD-SCAN）方案,在误码率为10^-4时,性能分别提升了约0.65 dB、0.59 dB。     

高性能LDPC/Turbo码双模译码器的发展综述

目前LDPC码和Turbo码广泛应用于3G和4G商用移动通信系统中,并且在无线局域网、光纤通信、水下通信、视频和图象的加密以及网络安全等方面也发挥着重要的作用.由于全球在不同地区的移动通信设备只支持一种码,这使得移动通信有一定的地域局限性并影响通信质量.因此,通过对LDPC码和Turbo码译码过程的研究与结合,实现一种高性能的LDPC/Turbo码双模译码器具有重要意义.文章回顾了目前LDPC/Turbo码双模译码器的发展情况,并针对存在的不足进行分析和总结,最后介绍LDPC码和极化码未来发展的趋势.     

以太网MAC子层功能分析及安全性探讨

详细阐述了以太网卡收发数据帧的机理、过程及网卡的各信号、部件在数据帧收发过程中的协调运作,并进一步深入探讨了MAC子层所涉及的网络安全性问题。     

推钢机系统的同步控制

介绍了在全数字控制系统中利用光电码盘作为位置检测 ,利用S5 - 10 0U可编程序控制器完成位置同步控制的一种方法 ,并以推钢机系统为例介绍此同步控制方法的硬件构成及软件特点 ,通过实际应用表明 ,本系统具有控制精度高 ,可靠性强 ,成本低等优点。     

NE/SE567音频译码器原理及其应用研究

介绍NE／SE567音频译码器的工作原理及电路参数的设计和应用研究的实例。     

路径度量存储器及其接口的设计

给出了由(2,1,N)系列卷积码Viterbi译码中路径度量存储器及其接口的使用FPGA实现时的设计方法,译码器采用四个ACS并行运算的方式,状态度量的更新采用乒乓模式,阐述了存储器的分块方法和读写地址及读写时钟的确定。设计充分利用了FPGA内存资源丰富的特点,具有较高的译码速度和简单的控制逻辑。     

基于Netfilter的NAT技术及其应用

NAT技术是为了解决IPV4网络地址空间的不够而提出的一种过渡技术，并由于其简单、高效的特性而得到了广泛的应用。该文介绍了NAT技术及在Linux 2．4内核中基于Netfilter框架的NAT实现原理，并结合实验室的网络建设，给出其在实验室网络建设中应用实例。     

Small-Scale CMOS Pseudo SRAM Module Design

An approach to design small scale CMOS static random access memory (SRAM) is proposed. The design of address decoder, memory cell, and the layout are included. This approach adopts flip-flop array structure.The flip-flops are used as the storage cells and they are stacked to form the whole SRAM module. The word select bit is generated from the address decoder. And one word at a time is selected for reading or writing. The design of the memory core‘s layout is also discussed since it should be optimized to save area and also should be convenient for realization. It‘s a full-custom layout. The address decoder is composed of combinational logic circuit and its layout is also designed as a full-custom layout. With all these modules, the integral structure of the SRAM is cartied out.