StreamJacobi： Efficient implementation of 2-D Jacobi on a stream processor

Stream processors, with the stream programming model, have demonstrated significant performance advantages in the domains signal processing, multimedia and graphics applications. In this paper we examine the applicability of a stream processor to 2-D Jacobi iteration which is widely used to solve partial differential equations, an important class of scientific programs. We first map 2-D Jacobi iteration in FORTRAN version to the stream processor in a straightforward way. In a stream processor system, the management of system resources is the programmers＇ responsibility. We then present several optimizations, which avail the stream program for 2-D Jacobi iteration, called StreamJacobi, of various aspects of the stream processor architecture. Finally, we analyze the performance of StreamJacobi, with different scales, and the presented optimizations. The final stream program StreamJacobi is from 2.31 to 6.42 times faster than the corresponding FORTRAN programs on a Xeon 5100 processor, with the optimizations playing an important role in realizing the performance improvement.     

基于ARM-DSP架构的新型智能仪器开发

论述了一种智能仪器的嵌入式解决方案,采用ARM-DSP双处理器体系结构,充分发挥嵌入式系统软件丰富、界面通信灵活多样、DSP控制器处理控制能力强的特点.详细给出了嵌入式系统的总体软硬件结构,论述了ARM和DSP控制器的通信接口设计和驱动程序设计.     

基于DSP的飞机防滑刹车系统检测装置

介绍了基于DSP(TMS320LF2407A)和USB(ISP1581)的飞机防滑刹车系统检测装置。该检测装置能够检测防滑刹车控制盒和防滑刹车系统相关附件的故障信息,并通过USB总线把检测结果送给上位机,为飞机刹车事故分析、处理和预防提供依据。实际运行表明,该装置能够快速准确地检测出飞机防滑刹车系统的故障,并实现检测数据掉电不丢失。     

异构双核SoC中的VLIW并行技术研究

VLIW(超长指令字)负担了音视频编解码的绝大部分运算功能,对它的负荷及结构的定量分析是SoC系统设计的核心。从音视频解码对VLIW的性能要求出发,通过对解码算法的并行性研究,给出了VLIW结构的定量分析方法。双核SoC系统采用SMIC0.18μmCMOS标准单元库进行逻辑综合和优化,时钟频率为100MHz,硬件规模约为113.5万等效门。     

基于数字信号处理器的四轴运动控制卡系统研究

数字信号处理器（DSP）适用于控制PCI多轴运动控制卡的开发需求,简单分析了数字信号处理器的选择方案及DSP处理器TMS320VC33和PCI总线的研究分析,对多轴运动控制卡的部分部件作了必要的功能、作用、方法说明等。并按照结构化程序设计的算法,确定了四轴运动控制卡的模块的功能。完成实现了四轴运动控制卡硬件电路设计。     

一种同步串口的设计与实现

数字信号处理器（DSP）是一种新型的、结构特殊的高速单片微处理器,在电子工业领域得到了越来越广泛的应用。在DSP应用系统设计中,必不可少的是各种通信接口的设计。介绍了一种DSP中的同步串口的系统级和行为级设计过程,采用Verilog硬件描述语言设计其同步电路,并通过NCverilog仿真工具进行了功能验证,保证了其设计正确性。文中的同步串口是采用IP核的方法设计的,可重用于不同DSP中,大大缩短产品的开发周期。     

聚合组播路由并行查找算法

目前,组播主干网的核心路由器速率已经达到2.5Gbps～10Gbps,这一速率要求核心路由器每秒能够转发几百万乃至上千万个以上的分组.分组转发的重要一步就是查找路由表,因此快速的路由查找算法是实现高速分组转发的关键.为获取高性能组播路由查找算法,利用位图压缩技术,结合组播路由转发表的特点,设计出一种聚合组播路由并行查找算法,最后在IXP2800网络处理器模拟环境下对算法性能进行测试,达到了OC-192的线速转发性能.该算法适用于各种多线程结构处理器,具有较高的参考价值.     

科学计算程序在FT64流处理器上的实现、优化和评测

流体系结构是一种适应VLSI工艺发展的新型体系结构,它是否对科学计算程序有效是一个广泛关注的问题。本文选取NASA并行测试程序集中的一个数据密集型程序MG,研究了 它在一个64位的面向科学计算设计的流处理器FT64上的实现和优化问题。在FT64上的实测表明,经过面向片上存储层次的优化,FT64能够达到与Itanium2处理器相当的性能。
。     

基于NP的网络测试系统的设计与研究

把网络处理器应用于网络测试领域,设计和实现了一个网络测试系统。论文首先讨论了网络测试领域的研发现状,从软硬件角度分别叙述了该系统的架构及主要功能,并分析了系统设计中遇到的关键问题。同时对系统的关键流程进行分析,通过对系统的主要模块的测试,验证了系统的性能。网络处理器为开发高性能的网络测试系统提供了一个比较好的解决方案。