数据采集与处理系统芯片-ADuC845及应用

随着嵌入式系统的发展，模拟信号处理单元与MCU正逐步融为一体，数据采集与处理系统芯片-ADuC845是这一融合的具体体现和产物。现对ADI公司的ADuC845芯片及其特性、应用作详细介绍。     

基于HDLC协议的高速SDH传输系统板间通信的设计与实现

针对SDH传输系统板间通信传统设计方法的不足,介绍一种采用HDLC协议进行设计的新方法,并在MPC852T型嵌入式微处理器上得以实现.严格的验证证明其在可靠性和传输速率方面获得了很好的性能.     

一种高抗干扰的DSP输入输出信号传输电路的设计

介绍和比较了现有的DSP输入输出信号传输方法,设计了一种高抗干扰的DSP输入输出信号传输电路,论述了该电路工作原理,给出了电路主要参数的设计计算。通过实验验证了该传输电路的可行性。     

微型集散系统通用过程控制软件包

本文给出一种新的基于ＭＣＳ－５１单片机集散系统通用过程控制软件包的设计原理及其实施方法。文中重点地阐述了微型集散系统的构在民，通用过程控制软件的自动生成，主要数据结构与程序结构，实现方法及关键技术等。本软件包是采用ＴＵＲＢＯＣ２．０版本和ＭＣＳ－５１泄编语言编程的，并通过了ＭＣＳ－５１组合软件的编译，形成了可用的目标码程序系统。     

ADSP2101FEL－ICE开发系统

本文介绍了一种数字信号处理器（ＡＤＳＰ－２１０１）的开发系统──ＡＤＳＰ２１０ＩＦＥＬ－ＩＣＥ。描述了它的基本功能和设计思想。     

Fault diagnosis in reconfigurable VLSI and WSI processor arrays

A systematic efficient fault diagnosis method for reconfigurable VLSI/WSI array architectures is presented. The basic idea is to utilize the output data path independence among a subset of processing elements (PEs) based on the topology of the array under test. The divide and conquer technique is applied to reduce the complexity of test application and enhance the controllability and observability of a processor array. The array under test is divided into nonoverlapping diagnosis blocks. Those PEs in the same diagnosis block can be diagnosed concurrently. The problem of finding diagnosis blocks is shown equivalent to a generalizedEight Queens problem. Three types of PEs and one type of switches, which are designed to be easily testable and reconfigurable, are used to show how to apply this approach. The main contribution of this paper is an efficient switch and link testing procedure, and a novel PE fault diagnosis approach which can speed up the testing by at leastO(V^1/2) for the processor arrays considered in this paper, where V is the number of PEs. The significance of our approach is the ability to detect as well as to locate multiple PE, switch, and link faults with little or no hardware overhead.     

基于DSP的喷油器电磁阀驱动电路设计

根据柴油发动机喷油电磁阀在实际工作中电磁力与电流的关系,设计出一种基于TMS320F28035DSP的柴油机电控喷油电磁阀的驱动电路,以达到提高电磁阀开启与关闭速度、降低能耗和简化电路的目的;驱动电路利用28035DSP内部集成的比较器模块和EPWM模块实现多个电磁阀的驱动,电磁阀高端采用80V高压和24V低压双电源分时驱动技术,电磁阀低端采用电流反馈PWM调制控制技术;试验结果表明:驱动电路实现了12A峰值电流和4A保持电流的电流控制,电流波形满足电磁阀驱动特性,显著提升了电磁阀开启与关闭速度,降低了系统能耗。     

基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计研究

介绍了利用NIOSⅡ软核处理器设计嵌入式测试系统的两类系统架构,详细讲述了基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计方法;最后结合EP2C8Q-208C8型FPGA芯片,利用Verilog语言描述A/D芯片的工作时序逻辑,利用NIOSⅡ软核处理器设计串口处理单元,将A/D采集的数据通过串口发送到计算机显示。实践表明,利用NIOS II软核处理器设计嵌入式测试系统,具有开发周期短,系统集成度高,功能灵活多样等特点,与传统利用单片机设计嵌入式测试系统相比,具有时钟频率高、运行速度快、调试方便等特点,是一种值得推广的嵌入式测试系统设计方法。     

Cell处理器访存特征研究

Cell处理器是一款异构多核处理器,拥有强大的计算能力。但是,在进行应用并行化时,却受到本地存储器容量、访存带宽和数据传输延时等的限制。DMA传输是隐藏长延时、提高存储带宽利用率的有效方法。本文在分析Cell处理器结构基础上,进行了一系列详细的DMA测试,并利用指数拟合技术得到DMA平均带宽模型,发现参与DMA传输的SPE数量和每次DMA传输规模是影响DMA访存带宽的主要因素。