全文获取类型
收费全文 | 11898篇 |
免费 | 1159篇 |
国内免费 | 1036篇 |
专业分类
电工技术 | 633篇 |
综合类 | 1405篇 |
化学工业 | 324篇 |
金属工艺 | 187篇 |
机械仪表 | 505篇 |
建筑科学 | 1104篇 |
矿业工程 | 200篇 |
能源动力 | 127篇 |
轻工业 | 191篇 |
水利工程 | 154篇 |
石油天然气 | 191篇 |
武器工业 | 152篇 |
无线电 | 3399篇 |
一般工业技术 | 965篇 |
冶金工业 | 221篇 |
原子能技术 | 591篇 |
自动化技术 | 3744篇 |
出版年
2024年 | 35篇 |
2023年 | 82篇 |
2022年 | 185篇 |
2021年 | 249篇 |
2020年 | 273篇 |
2019年 | 194篇 |
2018年 | 215篇 |
2017年 | 342篇 |
2016年 | 393篇 |
2015年 | 421篇 |
2014年 | 848篇 |
2013年 | 803篇 |
2012年 | 991篇 |
2011年 | 1026篇 |
2010年 | 796篇 |
2009年 | 773篇 |
2008年 | 736篇 |
2007年 | 901篇 |
2006年 | 842篇 |
2005年 | 714篇 |
2004年 | 584篇 |
2003年 | 576篇 |
2002年 | 447篇 |
2001年 | 334篇 |
2000年 | 285篇 |
1999年 | 217篇 |
1998年 | 149篇 |
1997年 | 127篇 |
1996年 | 118篇 |
1995年 | 88篇 |
1994年 | 83篇 |
1993年 | 51篇 |
1992年 | 33篇 |
1991年 | 35篇 |
1990年 | 16篇 |
1989年 | 19篇 |
1988年 | 10篇 |
1987年 | 10篇 |
1986年 | 6篇 |
1985年 | 8篇 |
1984年 | 13篇 |
1983年 | 10篇 |
1982年 | 4篇 |
1981年 | 6篇 |
1980年 | 7篇 |
1979年 | 3篇 |
1978年 | 3篇 |
1977年 | 5篇 |
1959年 | 9篇 |
1954年 | 2篇 |
排序方式: 共有10000条查询结果,搜索用时 631 毫秒
71.
基于有线电视网络平台视频点播技术的实现 总被引:1,自引:1,他引:0
通过对有线电视网络的频带划分、拓扑结构的介绍以及真视频点播 (T -VOD)技术对通信网络要求的分析 ,深入剖析T -VOD技术在有线电视网上的实现策略 ;另外通过对T -VOD系统以及N -VOD系统典型实现的体系结构和性能特点的分析 ,全面地总结了有线电视网上视频点播技术的实现方案 ,并最终提出有线电视网上实现双向数字业务的一种构想 相似文献
72.
74.
75.
《华东电网500 kV变压器全过程管理技术规范>的实施要点 总被引:1,自引:0,他引:1
介绍了在执行《华东电网 5 0 0 k V变压器全过程管理技术规范》过程中 ,应强调管理是从基建到生产 ,从选型、安装到运行维护的全过程管理 ,重点介绍了变压器在订货过程中应高度重视诸如对于选用非强油循环的冷却方式、三相共体变压器、抗短路能力以及过励磁问题 ,也对变压器安装过程中水分控制、运行中气相色谱分析和局部放电试验要求作了简述 相似文献
76.
一种PN码自适应捕获门限的改进算法 总被引:1,自引:0,他引:1
文献[1]提出了一种用于直扩系统的PN码自适应门限算法。但该文献也指出,此算法对门限总数十分敏感。当门限总数设置不当时,系统的平均捕获时间将显著增加。这限制了该算法在实际中的应用。本文就此提出了改进,给出了算法及电路框图。仿真结果表明,与原方案相比,改进算法改善了对门限总数的敏感性,降低了PN码平均捕获时间。 相似文献
77.
Java语言及其虚拟机技术探讨 总被引:1,自引:0,他引:1
随着Internet的迅猛发展,Internet编程语言Java愈来愈成为计算机行业的焦点。本文在简述了Java的主要特点后,重点对Java最关键的技术──虚拟机进行了深入的探讨。 相似文献
78.
一类三元线性分组码的译码 总被引:1,自引:0,他引:1
Pless[1]证明了三元(12,6,6)Golay码具有一种双层结构,并据此给出了该码的快速硬判决译码算法。本文推广了Golay码的Pless结构,给出了由三元(n,k,d)线性分组码构造的三元(3,n+k,≥min(n,2d,6))线性分组码,其中包括(12,6,6)Golay码和(18,9,6)码,并以三元(18,9,6)码为例给出了这类码的最大似然软判决译码算法。 相似文献
79.
A technique for designing efficient checkers for conventional Berger code is proposed in this paper. The check bits are derived by partitioning the information bits into two blocks, and then using an addition array to sum the number of 1's in each block. The check bit generator circuit uses a specially designed 4-input 1's counter. Two other types of 1's counters having 2 and 3 inputs are also used to realize checkers for variable length information bits. Several variations of 2-bit adder circuits are used to add the number of 1's. The check bit generator circuit uses gates with fan-in of less than or equal to 4 to simplify implementation in CMOS. The technique achieves significant improvement in gate count as well as speed over existing approaches. 相似文献
80.