全文获取类型
收费全文 | 174篇 |
免费 | 16篇 |
国内免费 | 5篇 |
专业分类
电工技术 | 11篇 |
综合类 | 13篇 |
化学工业 | 2篇 |
机械仪表 | 6篇 |
建筑科学 | 7篇 |
矿业工程 | 10篇 |
轻工业 | 4篇 |
水利工程 | 2篇 |
石油天然气 | 14篇 |
无线电 | 79篇 |
一般工业技术 | 4篇 |
冶金工业 | 4篇 |
自动化技术 | 39篇 |
出版年
2024年 | 1篇 |
2023年 | 3篇 |
2022年 | 6篇 |
2021年 | 5篇 |
2020年 | 8篇 |
2019年 | 4篇 |
2018年 | 4篇 |
2017年 | 10篇 |
2016年 | 3篇 |
2015年 | 5篇 |
2014年 | 13篇 |
2013年 | 8篇 |
2012年 | 11篇 |
2011年 | 20篇 |
2010年 | 10篇 |
2009年 | 11篇 |
2008年 | 13篇 |
2007年 | 10篇 |
2006年 | 10篇 |
2005年 | 5篇 |
2004年 | 1篇 |
2003年 | 6篇 |
2002年 | 3篇 |
2001年 | 5篇 |
2000年 | 3篇 |
1999年 | 4篇 |
1998年 | 4篇 |
1996年 | 2篇 |
1995年 | 2篇 |
1993年 | 4篇 |
1987年 | 1篇 |
排序方式: 共有195条查询结果,搜索用时 31 毫秒
101.
基于IEEE802.11a对OFDM系统中的帧检测进行了研究.由于OFDM帧结构的特殊性,即在帧的开头具有完全相同的16个短前导字,故其具有良好的相关性,鉴于此提出了一种低复杂度的帧检测方法.这种方法在信噪比为10 dB以上的信道性能良好,与目前的帧检测方法比较起来具有硬件实现复杂低,门限设置简单的优点. 相似文献
102.
FPGA上浮点加/减法器的设计 总被引:4,自引:0,他引:4
浮点加减运算是现代数字信号处理应用中非常频繁的操作,介绍了字长为20位的TIDSP浮点数在VirtexTM-E系列FPGA上的实现,这种设计在用三拍实现浮点加减运算时,速度达到了80M以上。 相似文献
103.
IEEE 802.16d是应用于无线城域网上的无线接入标准,其物理层所采用的正交频分复用是一种可有效对抗符号间干扰的高速传输技术.但它对同步误差十分敏感,为了尽量减小这种负面影响,需要尽量减小符号定时同步误差.已有的一些符号定时同步算法运算量较大,而且在噪声电平较高时,定时会变的不准确以致造成符号间干扰.该文提出了一种基于前导符号结构的性能更加稳定的新型符号定时同步算法.仿真结果表明在信噪比较低时采用该算法能实现更准确的定时. 相似文献
104.
文章介绍了WCDMA终端的随机接入过程及WCDMA终端涉及接入部分的测试内容,同时指出了WCDMA终端的随机接入过程的射频测试的重要性. 相似文献
105.
提出了一种完整的OFDM时频联合载波频偏估计方案。首先利用时域插入的CAZAC前导码进行符号粗同步和时域小数频偏估计,然后使用频域插入的连续导频对FFT解调后的数据进行整数频偏估计,最后使用相邻符号的连续导频对残余的相位误差进行跟踪,得到精确的载波频率同步。给出了算法各部分的FPGA实现框图和硬件电路实测效果。仿真结果表明,本方案可以对±N/2个子载波间隔内的载波频偏实施快速捕获与跟踪,估计精度达到10-3~10-4,具有很好的工程实用性。 相似文献
106.
提出了一种基于恒包络零自相关(CAZAC)序列的低复杂度抗频偏同步算法,适用于突发正交频分复用(OFDM)系统。由CAZAC序列构造一种新型前导序列,利用该序列的组合特性,推导其简化的定时度量函数,进而利用时延相关和对称相关特性实现精确稳定的定时同步。进一步地,基于所构造的前导序列,提出了一种联合循环前缀的加权频率同步方案,可获得更准确的频偏估计。仿真结果表明,无论是否存在频偏,所提算法在高斯信道、多径衰落信道环境下均具有良好的同步性能,并且其计算复杂度低于大多数现有代表性算法。 相似文献
107.
针对无线传感器网络占空比MAC协议在链路或节点失效环境下易导致严重的能量浪费问题,提出了一种基于GridQuorum的异步低占空比MAC协议-AGQ-MAC(Asynchronous Grid Quorum MAC).AGQ-MAC采用Grid Quorum组分配信道,通过动态调配Quorum比率得到了节点的最优占空比,并在邻节点发现过程中采用双前导序文抽样来监测信道状态,以减少节点唤醒时间从而达到能量高效.仿真实验结果表明,与其他占空比MAC协议相比,AGQ-MAC延长了网络生存时问,降低了网络能耗,提高了邻发现数据传输率,同时保持较低的平均邻发现延迟. 相似文献
108.
前导1预测(Leading One Prediction,LOP)算法常被用在浮点数的加减运算中,它能与尾数加法器并行工作,从而加快了尾数加法器计算结果的规格化过程,同时,这种方法会带来最多1位的误差。根据对误差的处理方式不同,将预测算法分成了3类,并详细介绍了其中的串行纠错前导1预测算法的具体结构,对其关键的组成部分在算法上进行了选择和优化。它与并行纠错LOP以及传统前导1检测(Leading One Detector,LOD)的逻辑综合的实验结果表明,该算法取得了面积、功耗和延时之间的较好均衡。在实际的应用中,该算法成功地运用在了工作频率为1GHz的三站式双通路(Two-Path)浮点加法器中。 相似文献
109.