三种PCMA返回信号捕获方案分析与比较

成对载波多址(Paired Carrier Multiple Access,PCMA)是一种共频谱卫星通信方式,为了解调对端信号,必须先捕获并消除本站发射的返回信号,该站返回信号捕获是其关键技术之一。针对直接捕获、基于时间窗的捕获以及基于前导码辅助的捕获3种捕获方式进行了详细的分析,分析结果表明,基于前导码辅助的捕获方式具有最短的捕获时间。     

浮点乘加部件中有符号数前导o预测算法

前导0预测电路(LZA)作为浮点乘加部件关键模块之一,使得浮点乘加部件关键路径的延时大大减小.然而传统的前导0预测算法都是针对无符号数提出的,需要符号检测电路才能进行规格化移位.针对这一缺陷,本文提出了一种有符号数的LZA算法,避免了符号检测电路所带来的关键路径的延时,更符合浮点乘加部件的设计需求.本文提出的算法已通过...     

动静叶可调子午加速轴流通风机气动性能研究

采用RNGk-epsilon湍流模型和Simple算法,分析了某鼓风机厂动静叶可调子午加速轴流通风机(简称动静叶可调轴流风机)在不同叶轮叶片安装角和前导叶安装角下的气动性能,指出不同工况下风机动、静叶调节规律,以及动静叶可调轴流风机的节能途径。结果表明:动静叶可调轴流风机全压、流量会随着叶轮安装角及前导叶安装角的增加而增大;风机最高效率变化呈先增大后减小的趋势,该风机最高压力点不在高效率区;可通过动、静叶调节使风机保持在高效率区稳定运行。     

低轨卫星通信系统的前导序列设计研究

由于低轨卫星波束小区最大前导到达时间差远大于地面5G小区,在后5G低轨卫星通信系统中直接应用现有5G前导序列设计易导致定时提前估计失败。通过分析两步定时提前估计流程和前导序列间干扰,本文提出了一种增强前导序列设计方案,核心思想为灵活级联前导子序列以及在子序列间进行差异化功率分配。仿真表明,当接入用户数为32且信噪比为-10dB时,所提方案相比现有方案能显著降低考虑定时提前估计精度时的前导漏检率,降低了用户随机接入失败可能性。     

5G多输入多输出(MIMO)通信中基于深度神经网络(DNN)k步预测器的决策导向信道估计

考虑使用深度神经网络(DNN)开发一种决策导向(DD)信道估计(CE)算法,用于高度动态车辆环境中的MIMO空时块编码系统。Mehrtash Mehrabi等人2019年11月在《IEEE Journal on Selected Areas in Communications》发表文章,提出利用DNN进行空时块码(STBC)k步信道预测,并证明了基于深度学习(DL)的DD-CE算法不再需要估计快速时变准静态信道中随包不断变化的多普勒调频率。在这种车载信道中,估计多普勒频率的挑战性很大,需要大量的导频和前导码,从而导致功率和频谱效率较低。作者训练了两个深度神经网络,它们学习多普勒调频率范围很大的情况下MIMO衰落信道的实部和虚部。训练证明,通过以上深度神经网络,仅需多普勒调频率范围的先验知识,而无需知道其确切值,就可实现DD-CE。     

C2S前导物对C3S形成及活化能的影响

用工业原料在不同温度预合成C2S(2CaOSiO2)为主要矿物的前导物,并以该前导物为基础,补入适量的钙,在不同温度下二次烧成水泥熟料.结果显示:采用1250℃、1300℃和1350℃预合成的C2S前导物配料二次烧方法,有利于熟料在低温下烧成,在1350℃左右实验熟料样品中游离氧化钙即可小于1.0％.相应C3S在熟料体系中的表观形成活化能相比不同配料烧成的对比组明显降低,而不同温度制备的前导物配料,C3S在熟料体系中的形成活化能相差无几.     

一种OFDM定时同步与载波频偏估计算法

本文提出一个有效的利用周期性前导字的OFDM定时同步与频偏估计算法.算法分为两个步骤,首先根据前导字的特殊结构对Schmidl&Cox算法进行改进,将Schmidl&Cox算法中平台的检测变成单个峰值的检测,并由单峰的位置和复值可同时准确地估计符号定时和分数倍频偏;然后提出"相位差分序列",利用该序列的相关性对整数倍频偏进行估计.文中针对AWGN信道和SUI信道对算法进行了仿真,结果表明本文算法较其它算法具有更好的估计性能和鲁棒性.     

一种针对突发OFDM信号的定时同步新算法

在正交频分复用(OFDM)系统中,定时同步和频偏估计对系统性能起着关键作用。给出了基于IEEE802.11a的突发OFDM系统模型,利用突发OFDM本身所具有的前导字,提出了一种易于硬件实现的定时同步估计算法,仿真结果表明该算法能较好地适应突发OFDM系统在短时间内快速定时的要求。     

在前导子f=p,p2下关于带有狄利克雷特征标的高斯和的计算

计算带有狄利克雷特征标的高斯和，特别是当特征标的前导子f=p^n是奇质数p的幂的2种情形n=1,2时，给出具体计算，从而得出比史迪克尔勃格（Stickelberger)公式更精确的 合同式及克罗斯－克伯里兹（Gross-Kobltz)公式缩短形式。     

浮点加法运算器前导1预判电路的实现

提出了一种应用于浮点加法器设计中前导1预判电路(LOP)的实现方案。此方案的提出是针对进行浮点加减运算时,尾数相减的结果可能会产生若干个头零,对于前导1的判断将直接影响规格化左移的位数而提出的。前导1的预判与尾数的减法运算并行执行,而不是对减法结果的判断,同时,并行检测预判中可能产生的1位误差,有效缩短了整个加法器的延时。LOP电路设计采用VHDL语言门级描述,已通过逻辑仿真验证,并在浮点加法器的设计中得到应用。