一种基于序列译码的快速相关攻击算法

快速相关攻击是一种重要的序列密码分析方法。该文提出一种基于卷积码的序列译码的快速相关攻击算法,首先利用特殊的校验方程将线性分组码转化为低码率卷积码,然后用卷积码的序列译码算法恢复出密钥。当记忆长度较大时,该算法显著地降低了中算法的译码复杂度。     

Turbo码编译码原理及其性能分析

讨论了Turbo码的编译码基本原理，对Turbo码的性能进行了分析；编码采用并行级联的循环系统卷积码，译码器则为迭代的串行级联译码器，进行随机交织，经过高斯白噪声信道传输；进行了计算机仿真，比较了对数的最大似然译码算法与软输出的Viterbi译码算法在不同信噪比条件下的比特误码率。     

Turb0码在无人机测控中的应用研究

Turbo码的优异性能依赖于两个条件来获得：使用长的交织器和进行多次迭代译码。而在某些通信系统中。由于实时性的要求，无法使用很长的交织器和多次迭代。因此，必须对Turbo码做某些改动。该文简单介绍了无人机的测控通信平台，提出了Turbo码在无人机测控信道中使用时需要解决的问题。通过仿真研究了Turbo码用于无人机测控领域的一些关键问题。     

将AT89C52用作多功能外围器件使用

介绍利用AT89C52单片机作为多功能可编程接口的方法。该接口具有1个键盘／显示接口，2个16位定时／计数器和1个全双工异步串行通信口。其模块化的设计，可以给用户使用带来许多方便。     

CVSD的算法、仿真及实现

译码中的低通滤波器采用汉宁窗实现，是因为它具有较窄的主瓣和较小的最大旁瓣。通过分析连续可变斜率增量调制(CVSD)的编译码工作原理，提出了CVSD的软件算法，并画出了编译码仿真软件流程图。同时权衡各种参数的影响，合理选取了各参数的值，用MATLAB对CVSD软件算法进行仿真。结果表明：量阶δ能够自动地随输入信号平均斜率的大小而连续变化，译码输出信号实现了对输入信号的理想逼近，最后在可编程逻辑器件(FPGA)中实现了CVSD调制功能。     

基于FPGA的一类低密度奇偶校验码的实现

本设计用可编程逻辑器件(FPGA)实现了一种低密度奇偶校验LDPC(Low Density Parity Check)码。本文所提到的LDPC码是采用并行编码和部分并行译码结构。同时本文采用的是一种系统码结构，这种码的最主要的优点就是它的生成矩阵能够很容易地从奇偶校验矩降的一定变换而得到，这样，应用FPGA实现译码器的同时，能够简单有效地实现对应的编码器。该设计是针对分组块长为345比特，码率为4／5，采用了6位量化方案。本文用现场可编程门阵列(FPGA)实现了LDPC码的编码，译码电路，并且通过QUARTUS仿真测试以及下载到实验板ATERA芯片的调试，表现出好的纠错性能。     

GAL器件在51单片机扩展中的应用

给出了GAL器件作为译码芯片和完成基本逻辑关系的方法，运用此方法优化了外部地址空间，减少了逻辑芯片的使用数量，减小了电路板空间，降低了功耗和成本，简化了电路设计。     

BGH（15，7）码性能仿真及编译码的DSP实现

本文用SIMULINK仿真软件对BCH(15，7)码的纠错性能进行了仿真分析，并重点介绍了其编译码的DSP实现方法。     

神经网络算法在Turbo码译码错误检测中的应用

经统计分析,Turbo码译码输出的交叉熵与译码错误之间有着十分密切的关系,且该关系具有非线性性质。神经网络技术具有独特的非线性输入、输出映射能力,因此可通过对神经网络进行某种训练来检测Turbo码译码数据中出现的错误。在训练过程中,将交叉熵作为神经网络输入端的样本值,译码错误作为期望输出值进行自适应模拟。另外,考虑到Turbo码译码的实时性和运算量要求,采用了改进型的LevenbergMarquardt神经网络算法对神经网络进行训练,并用以检测译码错误。仿真结果表明:该方法比起传统的循环冗余校验(cyclicredundancycheck,CRC)方法在检测Turbo码译码错误时,检测性能和运算复杂度均得到了很大的改善。     

几种非标准语音压缩编码算法的DSP实现

本文介绍了一种多路多制式声码译码器的设计与实现.文章首先介绍了系统的硬件结构,然后给出了5种非标准语音压缩编码算法及实现过程.