雷达装备测试性验证及应用研究

针对目前雷达装备测试性论证、设计和验收中缺乏系统、有效的测试性验证方法的问题,提出了适合于雷达装备测试性验证程序和实施方案,重点对测试性定量指标验证样本量的确定方法、故障注入模式的选取原则、故障样本分配以及系统测试性评价进行了研究;该验证方法充分考虑了装备承制方和订购方风险,可用于雷达装备故障检测率、故障隔离率和虚警率的验证与评估;最后进行了实例分析,结果表明该方法能够达到测试性验证的效果,具有一定的实用性和参考价值。     

一种基于多信号模型的测试性分析系统

针对装备测试性设计分析与评估的急需,运用多信号模型,开发一种复杂电子装备测试性分析系统;该系统能够用于装备研制早期阶段的测试性指标论证,装备研制过程中的测试性设计方案分析与评估,能够指导装备研制人员优化装备测试性设计,对提高装备测试性设计能力具有重要意义;该系统已经在多种型号装备的测试性设计中得到应用,优化分析效果明显。     

基于树形解压缩器的低测试数据量方法

提出一种由异或门按照完全二叉树形状排列而成的树形向量解压缩器。该解压缩器的少数输出端需要由大部分的输入端来确定,而且该结构对其输出值的确定关系类似于扫描链中确定位的分布概率,可有效降低测试数据量。实验结果表明,对于ISCAS’89基准电路,该结构最高将测试数据量压缩了77倍。     

一种电子系统测试性模型的研究

测试性是系统和设备的一种便于测试和诊断的重要设计特性,对现代的航空电子设备、武器装备等复杂系统的维护性、可靠性和可用性有很大影响。在对测试性建模理论进行研究的基础上,借鉴多信号流图模型和eXpress信息模型,提出了一种适合电子系统的测试性模型——ESTIM(electrotic system testability information model)模型,该模型在表示方法上与EDA软件相兼容,可结合功能相关性和故障模式相关性方便地对电子系统进行测试性分析。     

一种基于扫描链阻塞技术的低费用测试方法

为进一步降低测试功耗及测试应用时间,提出一种基于扫描链阻塞技术且针对非相容测试向量的压缩方法.该方法考虑前后2个测试向量之间不相容的扫描子链,后一个测试向量可以由扫描输入移入若干位以及前一个测试向量的前若干位组合而成.实验结果表明,该方法能够有效减少测试应用时间,提升效率.     

边界扫描测试优化算法

分析全0(1)+01(10)并行序列算法、极大权值极小相异性算法、自适应完备诊断算法和遗传算法4种边界扫描测试生成算法,对比其各自的优缺点。通过DEMO板互连测试,对比测试时间和紧凑性指标,结果表明遗传算法是相对最优的算法,能生成具有抗征兆误判能力且紧凑性较好的测试矢量。     

嵌入式软件机内测试的设计与测试

针对嵌入式软件中广泛开展的软件机内测试（BIT）设计,分析通用嵌入式系统结构,提出3种软件BIT的结构模式,结合实例对每种模式的算法设计进行描述。以故障模式的概念为核心提出一种基于故障注入的软件BIT测试方法,阐述方法中的需求分析、故障注入、测试设计和结果分析4个关键步骤。     

Forecasting the efficiency of test generation algorithms for combinational circuits

In this era of VLSI circuits,testability is truly a very crucial issue.To generate a test set for a given circuit,choice of an algorithm from a number of existing test generation algorithms to apply is bound to vary from circuit to circuit.In this paper,the Genetic Algorithm is used in order to construct an accurate model for some existing test generation algorithms that are being used everywhere in the world.SOme objective quantitative measures are used as an effective tool in making such choice.Such measurews are so important to the analysis of algorithms that they become one of the subjects of this work.     

基于边界扫描的混合信号电路可测性结构设计

在深入研究IEEE1149.1及IEEE1149.4标准的基础上,设计并实现了符合标准的混合信号电路边界扫描可测性结构各组成部分,包括测试访问口控制器、数字边界扫描单元、模拟边界扫描单元、测试总线接口电路及测试寄存器;构建验证电路进行了测试验证。测试结果表明,所设计的混合信号电路可测性结构是可行的,并可以应用到混合信号电路中提高电路的可测试性。