高精度数字鉴相技术的FPGA实现

数字式干涉仪测向采用的是高精度数字鉴相技术,与传统的模拟鉴相技术相比可以大幅度提高鉴相精度,从而满足高精度干涉仪测向的要求。简要分析了数字干涉仪时域鉴相算法,详细阐述了实现高精度数字鉴相技术的关键环节,包括A/D采样,数字下变频设计以及基于坐标旋转数字计算（CORDIC）算法的反正切函数的FPGA实现及优化处理。在Virtex5的vc5sx95t芯片上测试结果表明,可以将数字鉴相误差控制在1°以内。     

基于CORDIC算法的Hough变换及其FPGA实现

为了既能提高Hough变换的计算速度,同时能保持精度以及不大的存储量,讨论了Hough变换和CORDIC算法各自的特点,论证了用CORDIC算法实现Hough变换的可行性。研究了采用流水线构架的CORDIC算法,提出了一种基于CORDIC混合基算法的特殊处理器来计算Hough变换,使迭代次数减少1/4,并可显著改善迭代的速度。这种方法占用资源面积比较小,并且结构规则简单,适合于FPGA设计实现,具有较高应用价值。     

高精度正余弦函数的FPGA实现

在研究CORDIC算法的数学基础上,采用流水线的硬件结构实现了该算法,并在Ahera公司的FPGA芯片上进行了验证,使正余弦函数的计算达到了实时性、高精度的要求.该设计模块完全支持超过360°的大角度数据输入,多数数据精度达到了10-9,时钟频率可以达到233.2 MHz.测试结果表明,该系统具有较高的精确度和稳定性.     

基于正余弦计算的CORDIC旋转算法的改进与分析

该文提出了一种基于正余弦流水线CORDIC的模校正因子和级数部分的改进旋转算法,在FPGA仿真中给出了相关实验数据,结果证明了该方法可以有效减少流水级数,降低硬件复杂度,满足计算精度,改进引起的误差精度很小,在实际应用中可以忽略不计。     

基于CORDIC算法的AM调制器IP核的研究与实现

根据数字通信的AM调制技术原理和CORDIC算法的工作原理,用Verilog语言设计了一种可综合的AM调制器IP核,整个系统在modelsim6.2b上编译并仿真通过,然后下载到EP3C5E144C8的FPGA芯片上,实现了预期的功能,具有较高的工程应用价值。     

基于低密度奇偶校验码的CORDIC译码算法

低密度奇偶校验码(LDPC,Low Density Parity Check Codes)具有编码增益高、译码速度快、性能接近香农(Shannon)的优点。首先简要地介绍了LDPC码的译码原理,然后提出了一种基于坐标旋转数字计算机(CORDIC,COordinate Rotation DIgital Computer)的简易译码算法,最后与几种常见的译码算法进行性能对比分析,结果显示该译码算法具有与和积算法(SPA,Sum of Product Algorithm,是性能最优的软判决算法)相同的性能,且该译码算法复杂度有很大程度的降低,只需要简单的加法和移位,具有易于硬件实现的特点。     

一种实信号偶型排列信道化IFM接收机

在输入为实信号、滤波器组为偶型排列并且50%重叠的情况下,推导出多相滤波信道化接收机的高效结构,利用Hilbert变换将0信道的实数信号变为复解析信号,然后进行CORDIC算法测相、一阶差分算法测频。通过仿真实验证明该设计方案的正确性与可行性。     

基于CORDIC算法的DDS调频信号源设计

为了实现可调频信号源的设计,提出了一种基于CORDIC算法的DDS调频信号源的设计方案,本中首先介绍了DDS的工作原理,同时对基于CORDIC算法的相幅变换方法进行了详细叙述,利用计算正弦值的CORDIC算法在FPGA上设计数字调频波信号源,可输出高精度数字调频信号,最后对整体模块进行了仿真和实验,输出中心频率23.5 MHz,带宽1.5 MHz的调频信号,验证了文中提出的方案可行,并且结构简单易于实现.     

软件无线电系统中NCO的设计与实现

介绍了软件无线电系统中基于FPGA的数控振荡器(NCO)的实现方法，详细讨论了查找表和CORDIC算法的原理。通过软件仿真和测试，所设计的数控振荡器可以根据系统输出精度和硬件资源的不同，通过选择不同算法和参数来满足系统设计的要求。     

基于CORDIC算法的高速直接数字频率合成技术的ASIC实现

文章主要分析了如何利用基于矢量旋转的CORDIC(Coordination Rotation Digital Computer)算法实现高速高精度的直接数字频率合成技术(DDS)。首先推导了CORDIC算法产生正余弦信号的实现过程，然后给出了在FPGA中设计数控振荡器(NCO)的顶层电路结构，并根据算法特点在设计中引入流水线结构设计。