封闭域UCT算法的实现及其性能测试

UCT算法在9×9棋盘上的水平,已经接近最优秀的专业棋手,但在19×19棋盘上还不尽人意.一种可能的改进是用多个并行的局部UCT搜索来替代全局UCT搜索,以期用同样的计算资源来达到更深的有效搜索深度.本文力图沿着此研究思路做一些初步的尝试.我们通过改写Fuego的全局UCT搜索算法,本文实现了封闭域UCT搜索算法,并在64个封闭域围棋死活问题上进行了测试.初步结果表明,封闭域UCT算法能够在不使用任何领域知识的情况下,把给定问题的初始分支系数从5~16降低到2.3以下.从正确率和速度两项指标来看,多个并行的局部UCT搜索的研究思路具备可行性.     

热变形高铌Ti-Al合金获取全片层组织的热处理工艺

研究了热变形高铌Ti-Al合金获取全片层组织的热处理工艺及转变机理,提出了新的热处理工艺为:1480℃×10min→1345℃×20min→900℃×2h,空冷。采用新工艺热处理时可使高铌Ti-Al合金中在β相与α相区两次重新形核长大,破坏了原始变形组织中晶粒间的取向关系,从而得到了均匀的α相,因而新工艺热处理后得到较为均匀细小的全片层组织。     

全焊接阀门的焊接温度场拟合分析

建立了一种基于试验的非线性曲线拟合的新方法来分析焊接温度场。采用改进的温度场数学解析模型后，拟合得到与实测结果相当接近的温度-时间拟合曲线方程：根据不同条件下的拟合方程，对其回归系数进行了影响因素的分析。并考虑实际需要，得到了不同初始温度下全焊接阀体的密封圈安全位置范围，为阀门焊接工艺的制定提供了重要依据。     

一种带有“遮罩”的ASIFT特征提取算法

指出提高ASIFT算法效率的一种新途径:利用“遮罩”屏蔽源自视角模拟的无效像素区域,从而使较为耗时的区域运算仅作用于有效像素区域,以达到提高运算效率的目的.首先,分析无效像素区域产生根源,并定量分析此类区域在各区域运算环节占有的比例,指出增加“遮罩”的必要性,特别指出被处理图像的宽高比越大,则经“遮罩”处理后所获得的加速比越高;随后,给出带有“遮罩”的ASIFT算法结构;然后,给出“遮罩”的一种低存储空间、高访问效率的数据结构,并给出离线获取“遮罩”的一种解析方法;最后,通过实验证实使用“遮罩”能有效提高ASIFT算法中区域运算部分的效率,从而在一定程度上也提高了算法整体的运算效率,但效率提升幅度受到理想区域加速比限制.     

引入测评机制的综合学习粒子群优化算法

综合学习粒子群算法（CLPSO）能够改善粒子群算法多样性差且易局部收敛的问题,相比传统PSO算法能够一定程度避免算法早熟,但却存在收敛速度慢的问题。对此,提出一种CLPSO的改进算法（CLPSO‐II）,为每个粒子随机构造两个学习粒子,引入测评机制,择优学习。实验结果表明,CLPSO‐II能有效提高CLPSO的搜索效率,在处理多峰函数时,其性能优于传统粒子群算法（PSO）、全面学习粒子群算法（FIPS）和综合学习粒子群算法（CLPSO）。     

FHE-CF:基于密文展缩的全同态密码体制设计

为了解决云环境下密文处理的问题,构造了一个基于LWE问题的全同态加密体制FHE-CF。该体制没有采用传统的基于LWE问题的全同态密码体制设计中的重线性化技术,而是利用一种新的密文展缩技术来实现噪声的有效控制。在不引入新的未经论证的安全假设的前提下,可以获得KDM安全的自举加密体制,其安全性有了突破性提高。由于其KDM安全性,可以构造循环的密钥链,实现从分层全同态到全同态的过渡。还证明了所构造的全同态密码体制是RO模型下IND-CPA安全的。除了安全性上的优势外,该密码体制效率与当前最好的全同态密码体制相当。     

大倾角俯斜综采过陷落柱技术研究与实践

大倾角俯斜开采一直制约着煤矿综合机械化的发展。在实现缓倾斜煤层开采的基础上,进一步探索和分析了25°～30°大倾角俯斜综采工作面的回采工艺、技术研究及其可行性,为今后类似条件下工作面的开采提供理论依据和生产实践指导,进而创造更大的经济效益和社会效益。     

带导流墙的门槽结构在闸门全开工况下的应用

从空穴特性、流态特征方面出发,分析了带导流墙的门槽结构在闸门全开泄洪情况下改善流态、降低门槽受冲刷和空蚀危险性方面的作用,认为其在深孔泄水道闸门及其他高水头平面闸门中有很好的推广应用价值。     

EAST技术诊断系统监控子系统分析和设计

EAST是为科学研究建造的全超导核聚变实验装置。根据EAST的实验特点和性能要求,技术诊断系统数据监控子系统采用管理层、控制层和现场设备层3 层网络结构完成对装置的监控,通过采集卡和以太网实现信号采集及数据的传送。在EAST工程调试实验和两轮放电实验中,该数据监控系统成功实现了对EAST装置的运行状态和故障诊断的实时监控,表明该系统具有性能稳定、可靠等特点。     

一种抗负压和抗共模噪声的全集成GaN电平位移电路

设计了一种基于全集成GaN工艺平台,具有抗负压、抗共模噪声的电平位移电路。相较于传统的电平位移电路,通过电路设计将驱动部分的低电压域同高侧部分电路的低电压域保持一致,实现了抗负压的功能。除此之外,针对半桥驱动开关节点的抬升、下降引起内部电容充放电并导致信号逻辑错误的问题,对高侧部分电路进行设计,实现了抗共模噪声的能力。在200 V GaN工艺下,电平位移电路将0～6 V的输入信号转换至200～206 V。仿真结果表明,该电平位移电路的上升传输延时为4.74 ns,下降传输延时为4.11 ns,抗开关节点负压为-4 V,具有100 V/ns共模噪声抑制能力。