一种基于FPGA的图像格式转换设计

为了实现图像的实时处理,常采用现场可编程门阵列（FPGA）对采集到的图像数据首先进行格式转换处理。本文以对Micron MT9V112传感器的三种图像格式输出的处理为例,首先就YCbCr4：2：2转YCbCr4：4：4,RGB565转RGB888,Bayer格式转RGB888及降噪的原理进行了介绍,然后应用Verilog HDL语言设计出相应的硬件模块,最后结合MATLAB工具对硬件模块处理后的数据做了相应的仿真。仿真结果表明,该设计对分辨率低于640x480的图像数据能够很好的满足其实时性要求,达到了预期的效果。     

基于FPGA的面阵CCD驱动电路的设计

详细阐述了用于紫外临边成像光谱仪相机系统的e2v CCD57-10的工作参数和时序分析,着重介绍了基于FPGA来设计产生面阵e2v CCD57-10芯片的复杂驱动时序和整个CCD相机的电子系统控制逻辑时序.使用结果表明:该硬件电路结构简单、成本低廉、可靠性高、功耗较低、并满足了工程项目的小型化要求.     

System Verilog与Verilog描述状态机(FSM)之比较

由于状态机不仅是一种电路的描述工具,而且也是一种思想方法,因而在电路设计的系统级和RTL级有着广泛的应用。如何编写出高质量、易维护和可复用的RTL级代码,这既对硬件工程师提出了新的挑战,又对硬件描述语言的抽象层次、语义及语法也提出了更高的要求。本文详细描述了如何使用新的System Verilog来构建FSM的寄存器传输级(RTL)编码技术,并且将现存有效的RTL编码风格与新的增强的System Verilog编码风格进行比较,以显示System Verilog在构建FSM中的优势。     

基于可编程器件FPGA的控温电路仿真设计

为了解决目前FPGA在控温电路中的设计难题,使可编程器件FPGA更好地为广大编程技术人员所掌握,在方法上采用对时间计数器（时钟）、状态机（时序电路）、显示驱动、输入输出信号和相应管脚等设置的编程,使用verilog语言设计控制器来实现对整机电路的控制,用开发系统下载芯片进行功能检查并完成调试仿真（检查仿真波形）,详细描述控制事件的处理过程,并通过实例演示了该方法的实际效果。对于从事FPGA的研发技术人员在控温电路的设计思路上将提供一定的帮助。     

Verilog到VHDL翻译器的设计与实现

描述了一个Verilog到VHDL翻译器Verilog2VHDL的设计与实现。首先将Verilog模块转换为中间格式,然后按照预定义的翻译规则,生成功能等价的VHDL设计实体。该翻译器目前只支持Verilog的一个子集。通过Verilog2VHDL,使得在Verilog-VHDL混合设计环境中重用Verilog设计成为可能。     

Xilinx PCI-Express核总线接口设计与实现

介绍了基于PCI-Express总线的DMA硬件设计,并运用硬件描述语言Verilog HDL对其实现。使用Xilinx公司Virtex-5系列FPGA对该设计进行了验证。结果表明,该设计能满足实际应用对可读性、可靠性及高效性的要求。     

基于Verilog的RISC MCU中断系统的设计与验证

详细论述了4位RISC MCU中断系统的Verilog设计实现过程。该MCU采用PIC两级流水线结构,含4个中断源,2级优先级。最后通过整体的RISC MCU IP核对其中断系统进行完整的程序测试,完成功能与时序的仿真与验证。     

基于FPGA的通用异步收发机的设计

阐述了通用异步收发机（UART）异步串行通信原理,介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块,同时还介绍了用硬件描述语言Verilog来开发UART通信接口电路模块的方法.研究基于Verilog语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到现场可编程门阵列（FPGA）上,使其整体设计紧凑、小巧,实现的UART功能稳定、可靠;同时,与其他设计方法相比较,利用有限状态机的方法具有结构模式直观简单,设计流程短,程序层次分明,易综合,可靠性高等优点,这种方法必将在电子设计自动化（EDA）技术中发挥重要作用.     

基于层次化事件队列的赋值操作应用

随着ASIC、SoC和FPGA在工业生产和科研工作中的广泛应用, 作为硬件描述语言的Verilog HDL已成为实现集成电路设计的重要方式, 而设计师对其中赋值操作的错误使用, 也导致了部分设计的不正确。因此, 对于Verilog HDL中赋值操作的深入了解也成为解决设计中隐藏问题的瓶颈。基于层次化事件队列, 对设计中经常遇到的赋值操作问题进行了深入剖析, 并结合工作实际给出了避免设计中竞争问题出现的方法。     

分布并行模拟平台DPSIM的设计与实现

针对大规模复杂硬件系统设计的模拟验证需求,本文设计实现了一种基于分布并行环境的模拟验证平台DP-SIM。重点介绍了DPSIM系统结构及实现关键技术,并对某大规模复杂设计进行了模拟验证。实验结果表明,DPSIM具有良好的模拟加速比。