大规模SoC设计中的高效FPGA验证技术的研究与实现

一种针对大规模SoC设计的高效FPGA验证流程,分析了该流程所涉及的关键技术:通用硬件平台设计、FPGA软件环境设计和软硬件协同验证等。采用这些技术,FPGA平台可以快速且真实地模拟芯片应用平台,从而实现软硬件并行设计和协同验证。该验证流程已灵活应用于大规模SoC项目设计中,大大提高了SoC产品的研发效率。     

采用单元库嵌入方式提高VHDL模拟器速度的研究

基于实际的高级综合系统,研究了提高大规模VHDL设计的模拟验证速度的方法。通过对多种模拟算法的分析比较和对系统原有模拟机制与算法的研究,提出了将该系统的单元库嵌入模拟核心的方法。该方法的实现显著地提高VHDL模拟器对大规模设计的模拟速度达2－4倍,提高了系统实用性。     

集成电路的设计验证

集成电路设计业正面临着一系列的挑战:芯片性能越来越强,规模越来越大,开发周期越来越长,设计质量越来越难于控制。而随着半导体技术的发展,设计验证已经逐渐成为大规模集成电路设计的主要瓶颈。而设计验证最基本的内容是功能验证,用于判别设计规范和实现之间是否一致。对模拟验证、形式验证中的等价性检验和模型检验进行了介绍,然后引入传统方法的一种改进——基于覆盖率的验证方法。     

基于球面投影网格的大规模复杂水面模拟

针对目前大规模复杂水面模拟中存在的效率不高、碰撞检测较为复杂等问题,提出了一种海洋尺度复杂水面模拟解决方案.首先,提出了一种球面投影网格方法实现大规模动态水面波动效果的模拟.与传统的投影网格方法相比,该方法不需要重新构造与球面直接相交的投影体,具有更高的绘制效率并且适合图形硬件加速.其次,设计了高效的交互式复杂水面的模拟方法,包括水面和刚体交互作用的模拟及刚体与地形的快速碰撞模拟.此外,给出了通用的泡沫绘制和海岸线绘制方法.实验结果表明,该方法的模拟结果较为逼真,能达到较高的绘制速度(FPS>60),适用于计算机游戏、虚拟现实等实时环境.     

一种基于多线程加速的大规模群体仿真方法

大规模群体仿真技术可以提高虚拟场景的临场感和趣味性,在游戏娱乐、演习训练、建筑设计等领域具有重要的应用价值。然而,常用于虚拟场景开发的游戏引擎难以实现大规模群体仿真。设计一种基于多线程加速的大规模群体仿真方法,提升大规模群体仿真包含的群体动画渲染和群体行为模拟性能。针对大规模群体动画渲染,在GPU蒙皮渲染算法上加入群体动画状态的多线程计算,实现群体动画状态与蒙皮动画的加速计算;针对大规模群体行为模拟,将自主性群体行为算法修改为速度模型,与多线程优化后的最优互相碰撞避让算法结合,实现群体的避让行为,提升群体行为模拟效率。实验结果表明,该方法可以很好地与游戏引擎结合,实现复杂场景的大规模群体仿真,提升大规模群体场景帧率。     

一种基于多FPGA的SoC验证方法

片上系统(SoC)是芯片设计的发展趋势,现场可编程门阵列(FPGA)验证是芯片设计中最重要的环节之一。基于Altera公司的FPGA和静态时序分析工具TimeQuest的应用,提出了一种使用两个或多个FPGA器件验证复杂SoC的方法,分析了使用多个FPGA器件进行功能验证对于SoC设计的重要性,介绍了FPGA时序约束的具体设置方式;并把这种方法应用在实例中,测试结果显示通过使用这种方式可以快速有效的实现对大规模、复杂时序SoC的功能验证。     

嵌入式系统软硬件协同验证中软件验证方法

随着集成电路及计算机技术的发展,嵌入式系统设计变得越来越复杂．复杂的嵌入式系统设计,通常采用验证的手段检验系统设计的正确性,硬件验证通常是在硬件设计描述的基础上建立用于模拟硬件功能的硬件模拟器;软件验证常用的方法是建立处理器功能模型(指令集模拟器ISS),逐条解释嵌入式软件在目标机器上的执行过程,产生模拟输出,驱动外围电路(即硬件设计)．指令集模拟器从底层时序关系模拟嵌入式软件在目标CPU上运行过程．对于复杂嵌入式系统设计,ISS模拟速度通常成为协同模拟瓶颈．基于RTOS的嵌入式软件快速验证方法可以有效地提高软件模拟速度,扩展RTOS功能,适应协同模拟需要,建立硬件模拟驱动,实现软件和硬件模拟器通信连接和协同模拟同步控制．基于RTOS的嵌入式软件验证方法以编译代码模型为基础,从系统行为级验证嵌入式软件功能,验证速度快．在实际应用中,该方法和ISS验证相结合,能够实现更有效、更快速的嵌入式系统协同验证．最后以几个典型硬件设计为基础,编写相应的控制软件,进行软硬件协同验证实验,实验结果数据说明该验证方法实用、有效、快速．     

微处理器功能验证的模拟加速方法

复杂微处理器的功能验证是当前主要的设计瓶颈．为提高验证效率,提出了自验证和混合模型模拟两种模拟加速方法．前者通过实现验证流程的自动化来提高验证效率,其有效性正比于激励空间的规模,反比于单个向量的平均模拟时间;后者则通过模拟不同抽象层次子模块模型组成的系统,将全芯片网表的验证时间从子模块数的指数关系降低到线性关系．该方法的有效性和可行性在32位处理器的设计实践中得到了验证．     

集成电路的设计验证

集成电路设计业正面临着一系列的挑战：芯片性能越来越强，规模越来越大，开发周期越来越长，设计质量越采越难于控制。而随着半导体技术的发展，设计验证已经逐渐成为大规模集成电路设计的主要瓶颈。而设计验证最基本的内容是功能验证，用于判别设计规范和实现之间是否一致；对模拟验证、形式验证中的等价性检验和模型检验进行了介绍，然后引入传统方法的一种改进——基于覆盖率的验证方法。     

“申威-1 号”高性能微处理器的功能验证

微处理器设计日趋复杂,如何对微处理器设计进行有效而充分的验证,成为芯片流片成功的关键因素之一.在介绍微处理器功能验证的一般理论和方法的基础上,介绍了“申威-1 号”高性能微处理器的功能验证所采用的验证策略及各种验证方法.RTL(register transfer level)级验证是功能验证的重点,模拟验证是“申威-1 号”RTL 级验证的主要验证手段.详细介绍了如何综合采用多种验证技术来解决RTL 级模拟验证的几个关键问题:高质量测试激励生成、模拟结果正确性的快速判断以及验证覆盖率目标的实现.最后对各种验证方法所取得的验证效果进行了分析.     

功能验证模拟矢量自动生成技术研究综述

功能验证是保证设计正确性的重要手段,以模拟验证为主要方法。为了解决用尽可能少的模拟矢量尽可能全面地验证整个设计的问题,提出了各种模拟矢量自动生成方法。本文综述了各种方法,并比较各自的优缺点,分析了模拟矢量自动生成涉及的主要问题,最后指出了未来的研究方向。     

Design validation: comparing theoretical and empirical results ofdesign error modeling

To use simulation for design verification, designers need a confidence measure for a given set of simulation patterns, specifically for cases in which only a subset of the possible patterns is used. The authors derive a measure of design verification coverage based on the number of design errors detected in a theoretical analysis of a circuit. To verify the theoretical analysis, they simulate errors and compare the results     

采用MIPS内核的SoC门级时序仿真及功耗估计方法

时序验证是SoC片上系统设计中的关键问题。本文在嵌入MIPS内核的HDTV解码SoC芯片设计过程中,采用MIPS的VMC仿真模型对SoC系统进行了基于门级网表文件的软硬件协同的动态时序仿真。在仿真环境下,通过加载MIPS的Boot Loader程序对芯片的功能和时序进行有效的验证。在此基础上,用门级仿真过程中生成的VCD(Value Change Dump)文件对完成物理设计的SoC芯片的功耗进行了有效的估计和分析。     

Verifying the FM9801 microarchitecture

Hardware verification accounts for a considerable portion of the costs in the microprocessor design process. Traditionally designers have verified microprocessor designs using simulation techniques that help find most design faults. However, simulation never guarantees the correct operation of the final product. Some design faults are very difficult to detect by simulation; they may slip through the verification process into manufactured chips, raising costs. We believe that verification costs can be reduced by the judicious application of formal methods, which should lower the overall costs of design     

多核处理器事务级模型多视图协同验证环境

随着集成电路工艺持续高速发展,片上处理器核数目呈现指数增长规律,设计复杂程度不断增长,对处理器验证提出了严峻的挑战,至今仍缺乏有效的工具手段。提出了一种多核处理器事务级模型的多视图协同验证方法,将模拟验证、形式验证、应用验证三种不同验证视图,采用统一平台集成为一体化验证环境。从而可在一体化验证环境中,充分发挥多种验证方法综合应用的优势,协同高效完成多核处理器事务级模型验证任务。基于SoCLib事务级建模仿真平台实现了一个具有良好可扩展性的多视图协同验证环境MVIE。初步应用实验结果表明,多视图协同验证和传统单一视图验证方法相比,在模型验证的方便性、完备性、高效性以及模型数据一致性维护等方面,具有明显的优势。     

Constraint-based functional design verification for conceptual design

In the early stages of mechanical product design, designers not only need to determine the physical structure of the design, but also need to verify that the design functions properly with the allowable values or ranges of values of the relevant design attributes. Existing work on design verification is either aimed at specific design problems, which are generally carried out at the downstream design stages, or aimed at deriving design behavior using a behavioral simulation approach. Functional design verification has largely been neglected by the research society. To tackle this problem, we propose a generic constraint-based approach that is based on a comprehensive functional design model. A number of strategies are proposed for the approach, including strategies for design variables reduction, variable dependency graph development, constraint propagation, and dynamic verification of a design over an assigned set of attributes (variables). The approach is implemented as part of a functional modeling design environment. A simple design verification case is presented to illustrate our approach.     

基于反馈约束的SRAM接口时序分析方法

FPGA验证作为保证FPGA产品功能和可靠性的重要手段已经备受关注。对接口芯片时序的验证通常通过布局布线后仿真来进行,但布局布线后仿真需要耗费大量的时间。本文介绍了一种基于反馈的SRAM接口时序验证的方法,将FPGA输入输出连接成一个回路,验证结果表明,与动态仿真验证相比,该种静态时序验证方法可以较早、快速、精确定位FPGA接口时序设计存在的问题。缩短了验证时间,提高了验证效率、准确性和覆盖率。     

PHM仿真试验系统设计与应用

PHM系统是保障机载设备稳定安全运行的重要工具。通过构建PHM仿真试验系统,可以对系统架构、总线接口、数据处理、分区存储等系统功能进行仿真验证,以便尽早发现PHM系统设计初期存在的各种问题,及时对方案进行改进和优化,降低系统研制的风险。对PHM仿真试验系统的设计进行了研究,提出了一种PHM仿真试验系统设计与应用方法,从总体层次、软硬件设计等方面介绍仿真试验系统的组成和功能设计。搭建飞机级及各区域级的仿真设备,构建基于总线通讯的交联仿真网,支持数据、模型、流程等功能的仿真,并在最后给出了仿真试验的主要流程。实际应用表明,本方法能够较好地支撑仿真验证试验,从而缩短试验周期,提高研制效率,为系统设计工作提供支撑从PHM系统功能验证的角度为PHM系统研制提供支撑。     

AS5643协议处理FPGA的仿真验证

现代FPGA设计中,仿真验证是证明FPGA设计能正确实现其功能的过程,是保证FPGA设计质量的有效手段之一。文中在分析AS5643协议的基础上,搭建了有效可靠的虚拟验证平台,重点研究了虚拟验证平台的构建方法,并开发相应的功能模型和测试用例。通过把这些功能模型挂接在FPGA的外部接口上,将初始化信息写入到相应的寄存器和配置DPRAM中,达到模拟FPGA的工作过程来进行各项测试工作。该验证平台适用于AS5643协议处理专用FPGA,验证方法提高了验证效率,缩短了整个设计验证周期。     

SV DPI技术在FPGA仿真验证的应用探讨

SystemVerilog作为近年来逐渐流行的FPGA验证语言,包含了丰富的验证特性：DPI、断言技术、功能覆盖率等,其中DPI接口技术可以帮助验证工程师在验证平台中实现对C或C++的调用,验证工程师可以通过编写C函数来实现复杂激励模型设计,同时也为进行复杂算法的FPGA设计的仿真验证提供了新的验证思路。本文提出一种基于DPI接口的FPGA仿真验证方法,实验表明：利用该方法搭建的仿真验证平台相对于传统的纯verilog验证平台,具有更高的仿真效率和验证的灵活性。该验证方法为算法级FPGA设计的确认测试提供了新的验证思路。