Ba-M型六角铁氧体的性能及自偏置环行器仿真设计

采用传统固相反应法结合磁场成型技术制备高取向的Ba-M型六角铁氧体。结合材料性能利用Ansoft HFSS仿真软件建立自偏置环行器三维电磁场模型,设计Ka波段自偏置环行器。实验结果表明,磁场成型铁氧体材料的取向度为0.7,剩磁比为0.88,各向异性场为18.3 kOe;高的各向异性场有望使材料在毫米波高频器件中得到应用。在56.4 GHz材料铁磁共振线宽为377 Oe,理论分析结果显示,铁磁共振线宽主要来源于气孔致宽。仿真结果表明,在32.9~35.8 GHz频率范围内,自偏置环行器的插入损耗小于0.89 dB,并表现出良好的环行性能。     

自偏置自适应电荷泵锁相环

针对电荷泵锁相环的带宽受限问题,提出带宽随锁相环状态动态变化的自偏置自适应电荷泵锁相环.使锁相环的最大可用带宽与参考信号的频率成线性关系,消除环路带宽受最小参考信号频率的限制,并且使其与工艺、电压和温度无关.根据环路的工作状态动态调节系统的带宽,在提高锁相环锁定速度的同时改善输出信号的噪声性能.采用0.18 μm 1.8 V 1P6M N阱标准CMOS数字工艺完成设计,版图面积为0.048 mm~2.仿真结果表明,当参考信号在2.8 MHz到26.6 MHz的范围内变化时,输出信号的相对抖动峰峰值小于1.6%,工艺、电压和温度对相对抖动的影响小于2.1%,所有情况下的功耗都小于20 mW.     

一种宽带自偏置CMOS CCII的设计

一种宽带自偏置CMOS第二代电流传输器(CCII)电路,由轨到轨输入级、缓冲级、电流镜和偏置电路组成,其主要特点是带宽宽、低功耗、电压和电流的传输误差小.通过采用TSMC 0.18 μm CMOS工艺参数,进行HSPICE仿真,结果表明:vx/vy和iz/ix的-3 dB带宽分别为1.22 GHz和1.01 GHz,电压和电流传输增益分别为0.982和1 0049,在直流电下的静态功耗为1.9512 mW.据此电路设计的二阶通用滤波器,经仿真结果证明也是可行的.     

一种新型的无电阻实现的带隙电压基准源

设计了一种新的采用0.35μm全数字工艺实现的无电阻的带隙基准电压源.该电路结构引入了差分放大器,以此来产生正比于温度的电压量,同时放大器减小了电路中由电源电压及温度变化所产生的镜像电流的误差,进一步提高了电路电源抑制比,降低了无电阻基准电压源的温度系数.Spice仿真结果表明,该电路结构具有较高的电源抑制比和低的温度系数:在电源电压从2.4V变化到5.0V时,输出电压波动小于9mV;在-25℃~125℃温度变化范围内,电压输出的最大变化量为±5.5mV.     

一种自偏置微电流源的拆环仿真验证技术

由于IC芯片设计普遍采用全局偏置技术,而偏置电路的稳定性对电路的性能有较大影响。结合集成电路对高精度基准电流源的需求,设计了一种具有自偏置功能的恒定输出电流源电路,输出电流值为5μA。同时该电路对温度变化敏感度极低,温度-40°~125°变化时输出电流仅变化不到0.8%。为了避免电路设计不当带来环路自激振荡的危险,本模块设计中增加了环路稳定性的验证,采用Cadence Spectre进行模拟仿真,仿真结果表明该电路在保持高电源抑制比的同时,提高了输出电流的稳定性与可靠性。     

一种自偏置预失真线性功率放大器

该文提出了一种用中芯国际0.18μm工艺设计的自偏置预失真AB类功率放大电路电路结构。电路采用两级共源共栅结构,在共栅MOS管上采用自偏置电路,在第二级电路中采用预失真电路。该次设计采用Agilent的ADS软件对电路进行模拟,在2.4GHz频率下,1dB压缩点的输出功率为22.5dBm,此时的PAE是25.1%。     

一种带曲率补偿的低功耗带隙基准设计

为了改善传统带隙基准中运放输入失调影响电压精度和无运放带隙基准电源抑制差的问题,设计了一款基于0.35μm BCD工艺的自偏置无运放带隙基准电路。提出的带隙基准源区别于传统运放箝位,通过负反馈网络输出稳定的基准电压,使其不再受运算放大器输入失调电压的影响;在负反馈环路与共源共栅电流镜的共同作用下,增强了输出基准的抗干扰能力,使得电源抑制能力得到了保证;同时采用指数曲率补偿技术,使得所设计的带隙基准源在宽电压范围内有良好的温度特性;且采用自偏置的方式,降低了静态电流。仿真结果表明,在5 V电源电压下,输出带隙基准电压为1.271 V,在-40～150℃工作温度范围内,温度系数为5.46×10^-6/℃,电源抑制比为-87 dB@DC,静态电流仅为2.3μA。该设计尤其适用于低功耗电源管理芯片。     

一个自偏压互补折叠式共源共栅放大器的设计

对传统CMOS折叠式共源共栅运算放大器进行分析和总结,利用自偏压互补折叠技术实现了一种高性能CMOS自偏压互补折叠式共源共栅运算放大器。这个设计消除了6个外部偏置电压,减小了供电电压,并且提高了输出摆幅和开环增益,同时,使用这个方案还可以使芯片面积、功耗、偏置部分对噪声和串扰的灵敏度降低,最后描述了设计过程并给出了设计的仿真结果,证实该结构的可行性。     

一种0.13 μm CMOS K波段宽带功率放大器

基于0.13 μm CMOS工艺,采用多频点叠加的方式,设计了一种K波段宽带功率放大器。输入级采用晶体管源极感性退化方式,实现了宽带输入匹配。驱动级采用自偏置共源共栅放大器,为电路提供了较高的增益。输出级采用共源极放大器,保证电路具有较高的输出功率。后仿真结果表明,在26 GHz处,该功率放大器的增益为22 dB,－3 dB带宽覆盖范围为22.5~30.5 GHz,输出功率1 dB压缩点为8.51 dBm,饱和输出功率为11.6 dBm,峰值附加功率效率为18.7%。     

基于GaAs PHEMT的5～12 GHz收发一体多功能芯片

基于GaAs赝高电子迁移率晶体管(PHEMT)工艺,研制了一种5～ 12 GHz的收发一体多功能芯片(T/R MFC),其具有噪声低、增益高和中等功率等特点.电路由低噪声放大器和多个单刀双掷(SPDT)开关构成.为了获得较低的噪声系数和较大的增益,低噪声放大器采用自偏置三级级联拓扑结构;为了获得较高的隔离度和较低的插入损耗,SPDT开关采用串并联结构.测试结果表明,在5～ 12 GHz频段内,收发一体多功能芯片的小信号增益大于26 dB,噪声系数小于4 dB,输入/输出电压驻波比小于2.0,1 dB压缩点输出功率大于15 dBm.其中,放大器为单电源5V供电,静态电流小于120 mA;开关控制电压为-5 V/0 V.芯片尺寸为2.65 mm×2.0 mm.