排序方式: 共有45条查询结果,搜索用时 656 毫秒
11.
12.
13.
识别密码算法具体实现中潜在功耗攻击的理论分析方法 总被引:5,自引:0,他引:5
为验证密码算法具体实现技术抗功耗攻击的有效性,提出一种可发现在密码算法具体实现中可能存在的功耗攻击的分析方法,主要包括识别潜在攻击的基本理论、描述密码算法具体实现的增强数据相关图、根据基本理论和增强数据相关图以识别不同强度功耗攻击的算法,并给出针对一种典型的AES算法防护技术的分析结果.结合文中的结果以及密码算法部件抗功耗攻击能力的量化分析,可以建立相应的抗功耗攻击的设计流程. 相似文献
14.
该文提出了一种基于随机掩码的抗DPA(Differential Power Analysis)攻击的AES算法硬件实现方案。基于随机掩码的AES算法实现中最为关键之处就是唯一的非线性变换即S盒(SubBytes)的实现,该文将S盒中有限域GF(28)上的求逆转换到GF(24)和GF(22)上进行,有效实现了掩码防护。在该文的实现中,所有的中间结果均被随机掩码,证明了该文中AES算法实现能够抗DPA攻击,基于此掩码方案,给出了AES协处理器体系结构,设计实现128密钥的AES协处理器。在0.18μm工艺下,协处理器面积为0.298mm2 在100MHz频率下,加解密吞吐率达到了1.16Gbps。 相似文献
15.
16.
高性能分布式双工实时容错系统中的若干技术问题 总被引:6,自引:0,他引:6
本文在高可用实时应用中,运用双工技术实现了一个高性能分布的容错系统。文中首先建立了一个双工分布系统模型,给出了系统高可用性的定量公式,然后详细阐述了系统实现所采用的几种关键技术,包括机组切换,数据恢复,双工结果处理等。 相似文献
17.
18.
19.
本文基于TTA结构提出了一种嵌入式协处理器体系结构,并完成了其VLSI设计与实现.该协处理器具有双Cluster的运算内核,能够高效地支持多媒体应用中的数据密集型计算.为了充分发挥协处理器工作效率,本文还设计了具有流缓冲代理特征的流存储子系统,通过实现数据流存储访问机制以及计算资源与片外存储之间的低耦合结构,提高访存带宽.最后,基于该嵌入式协处理器,本文在0.18μm CMOS工艺下实现了一款多核SoC芯片,其工作主频为300MHz,实测功耗为910mW. 相似文献
20.
Hash函数是密码学中保证数据完整性的有效手段,性能需求使得某些应用必须采用硬件实现。本文通过分析常用Hash函数在算法上的相似性设计出了专用可重构单元,并将这些可重构单元耦合到传输触发体系结构中,得到一种可重构Hash函数处理器TTAH。常用Hash算法在TTAH上的映射结果表明:与细粒度可重构结构相比,其速度快,资源利用率高;与ASIC相比,可以在额外开销增加较小的前提下有效地支持多种常用Hash函数。 相似文献