一种基于Bloom-filter表项压缩的TCAM业务识别算法

在三态内容寻址存储器(Ternary Content Addressable Memory, TCAM)表项宽度和存储容量约束下,该文提出一种基于匹配表项压缩的BF-TCAM算法,采用Bloom-Filter(BF)对匹配关键字进行单字节编码压缩关键字长度,解决了匹配吞吐率低和存储空间不足问题。针对BF在表项压缩过程带来的冲突率上升问题,引入向量存储空间策略,利用向量存储空间实现多个哈希函数映射,相对于比特向量策略,有利于降低匹配冲突率。测试实验表明,相对于传统的TCAM匹配算法,BF-TCAM算法不但提高了匹配吞吐率和存储空间利用率,同时可有效降低BF压缩产生的冲突率。     

基于FPGA的高速CPI接口的设计与实现

为保证数据包在现场可编程门阵列器件之间可靠传输,提出一种有效带宽达12.8G Bits/s的高速整包数据传输接口(complete packet interface,CPI),采用out_of_band方式传输控制信息,使控制字传榆不占用报文内容的传输带宽,提高了该接口的带宽利用率.利用动态相位调整技术,并在相邻包间隔插入固定的校验序列,通过设定简单的判定规则,实时感知当前接口的通道状态并及时消除相位偏移,从而保证接收端可靠接收数据.     

基于迭代方法的流数估计算法

流数估计是网络管控的重要参考尺度,对网络流量全局特征信息的深入挖掘具有重要意义.针对目前已有的多种估计算法以过度消耗测量设备存储资源和计算资源提高估计精度的缺陷,采用报文抽样技术,提出一种新的迭代收敛型估计算法.实验测试表明,该算法在估计精度和内存消耗上优于EM算法,在迭代更新上优于Iteration算法.     

一种深度包检测引擎的FPGA硬件实现

针对硬件防火墙的防护性能优势,提出一种基于FPGA实现的硬件防火墙,利用FPGA设计深度包检测引擎,实现基于应用层的内容防护。深度包检测引擎支持固定、浮动和统一资源定位符关键词匹配,可实现灵活的表项宽度变化和表项更新操作。实际测试表明,采用基于FPGA设计的深度包检测引擎,硬件防火墙的主要处理指标满足实用性要求。     

基于FRFT自相似参数估计的异常流量检测方法

针对传统异常流量检测方法检测精度较低, Hurst指数估计受估计序列尺度的影响, 提出了基于分数阶傅里叶变换（FRFT）估计Hurst指数的方法。在此基础上, 实现了基于Hurst指数变化的异常检测, 有效解决了方法实现过程中FRFT最佳估计的分数阶阶数选择及Hurst参数求解的关键问题。实验表明, 基于FRFT的估计不受序列非平稳性影响, 对Hurst指数估计具有较高的估计精度, 并且可以准确地检测网络异常。     

片上网络路由技术研究

片上网络满足了大规模集成电路发展对扩展性、能耗、面积、时钟异步、重用性等方面的需求,是对原有设计方法的一次革新。文中研究了片上网络的一项关键技术——路由技术。对其相关的包交换技术、虚拟通道技术和死锁避免技术进行了详细的分析介绍和优缺点的比较,给出了有益于片上网络沿用的结论。     

基于加权观测的隐马尔可夫模型

针对隐马尔可夫模型无法融合分类结果权值的问题,文中提出加权观测隐马尔可夫模型(WOHMM),并给出模型中概率计算、参数学习、序列标注三个基本问题的解决算法.使用公开数据集对参数学习和序列标注问题进行仿真实验,结果表明,WOHMM的参数学习算法能得到更接近真实值的模型参数,序列标注算法的效果较优.     

队头阻塞优化的EDF可重构任务调度算法

针对最早截止时刻优先(earliest deadline first,EDF)调度算法队头阻塞任务导致资源利用率和配置端口复用率低下的问题,提出一种队头阻塞优化的EDF实时调度算法.通过定义无效阻塞任务并引入无效阻塞任务丢弃策略,提前判定和丢弃无法调度成功的任务,以利于后续任务调度;通过定义队头阻塞任务最早布局成功时刻...     

硬件构件的形式化描述及其组装机制

针对构件化的路由交换平台设计,提出硬件基础构件的抽象模型及其内部处理流程的形式化描述,提取出顺序、并行、分支以及聚合4种原子组装机制,用于构建更高层次的复合构件,并推导出复合构件抽象模型及其处理流程的形式化描述,从而有利于抽象出更大粒度的构件用以组装复杂的硬件平台。     

基于链路状态感知的NoC自适应路由机制

针对片上网络（NoC）链路出现故障时,XY路由无法保证网络的正常通信问题,提出一种基于NoC链路感知的自适应路由算法,保证在链路出现故障后通信正常。仿真结果证明了在网络出现故障后,使用该算法仍能保持节点之间的通信,并且在一定的数据注入速率下,网络出现故障前后吞吐量不变。