在数字信号处理系统中实现高速接口

高速数据采集与高速数据处理系统中,要求高速传输数据和灵活控制,通过CPCI总线与采用FPDP协议的总线及自定义LVDS总线相结合,在不降低系统通用性的前提下提高了系统实时并行处理能力。由于所有接口均由FPGA来实现,提高了系统的可重构性。     

基于FPGA的高速实时三通道脉压处理器研究

脉压一直是雷达处理系统中的关键技术，本文研究了一个基于FPGA芯片Xx2v500的三通道高速实时数字脉压系统。针对脉压算法的特点，提出了一种硬件共享的结构，节省了系统资源，通过硬件的并行结构加快处理系统，从而使系统达到能在96．23μs内完成三路512点信号的脉压。用块浮点的算法改善了定点算法的精度，兼顾了系统的速度和精度。     

分形与图象压缩

分形几何方法是一种新的图象压缩方法。介绍了分形几何和分形用于压缩的一些基本原理，以及以分形为基础的几种图象压缩编码方法。     

低功耗RS-485总线HDLC控制器的ASIC设计

文章给出了基于RS-485总线专用HDLC控制器的ASIC设计.此设计采用CMOS工艺.该芯片为电池供电系统中的专用电路,因此,低功耗是设计中一个主要考虑的因素.设计采用了时钟悬挂技术和处理单元共享,以减小芯片面积,减少动态功耗,显示出ASIC在工程设计中的优越性.     

基于VLIW体系结构的DSP寄存器堆的设计

在研究了基于VLIW体系结构DSP的特点基础上,通过对寄存器堆的组织结构、组成单元、功能实现等方面的分析,提出了该结构寄存器堆的设计方案。该方案实现了多组数据的正确并行读写操作,满足了VLIW体系结构的CPU对多数据流处理的要求。该方案针对VLIW体系结构采用流水线操作、条件执行的特点,通过对写入数据分别采用写控制信号的方法,实现流水线阻塞和指令的条件执行。由于VLIW体系结构具有很多共性,该方案可以根据具体的硬件进行修改,具有很好的可移植性。     

无线式多用户颅内压监测仪的研制

为了克服传统的颅内压监护方法(单机单路和有线导联)的局限性,无线式多用户颅内压监测设备的研制已成为最新的医学发展方向之一。其中无线信号的发射和接收,以及多路数据处理和上位机控制部分,是其主要组成部分。以某无线式颅内压监护仪设计为例,详细介绍了无线数据的收发,利用FPGA进行多路数据处理和上位机应用软件的设计方法。此系统的主要优点是方便、精确、直观、经济,实现了一机多用和小型化。     

GF(2233)域上正规基模乘算法的FPGA实现研究

已有的对正规基模乘算法的研究大多针对较小的有限域，不利于将其直接扩展到像GF（2^233）等大有限域中进行FPGA设计实现。为在FPGA上实现正规基下的模乘算法，给出了一种在速度和资源两方面可以折衷的方案以及具体的FPGA实现算法，并实现了硬件描述语言程序设计。在Xilinx的FPGA器件的基础上，完成算法的仿真、综合、布局布线试验。试验表明，实现的模乘算法方案较其它方案更适合于FPGA编程实现。     

一个基于MVP的实时图象处理平台

本文介绍了一种以ＴＭＳ３２０Ｃ８０为核心的实时图象处理平台,阐述了该系统的硬件和调试软件的设计思想,并结合几个应用实例给出了并行处理的实现方法和处理结果。     

改进的截断乘法器及其在快速傅里叶变换中的应用

针对截断乘法器在进行补码运算时有较大的误差,提出了一种改进算法,即将乘数、被乘数均左移一至二位,经截断乘法器运算得到的乘积再右移相应的位数,则能有效减小误差,且误差小于标准乘法器采用截断运算时的误差,而面积约为标准乘法器面积的７０％。同时讨论了该算法在硬件ＦＦＴ中的应用,当输入信号分别是纯正弦信号和白噪声中的正弦信号情况时,仿真结果证明能够得到正确的幅谱。     

基于流水线CORDIC算法的三角函数发生器

离散三角函数发生器数字信号处理中有着广泛的应用。在介绍了ＣＯＲＤＩＣ的基本原理之后,提出了一种利用流水线ＣＯＲＤＩＣ结构来实现高速高精度的三角函数发生器的设计。而后给出该三角函数发生器的结构及ＶＨＤＬ描述、综合及实现过程,最后给出用ＦＰＧＡ实现的硬件仿真结果。