基于VLIW体系结构的DSP寄存器堆的设计

在研究了基于VLIW体系结构DSP的特点基础上,通过对寄存器堆的组织结构、组成单元、功能实现等方面的分析,提出了该结构寄存器堆的设计方案。该方案实现了多组数据的正确并行读写操作,满足了VLIW体系结构的CPU对多数据流处理的要求。该方案针对VLIW体系结构采用流水线操作、条件执行的特点,通过对写入数据分别采用写控制信号的方法,实现流水线阻塞和指令的条件执行。由于VLIW体系结构具有很多共性,该方案可以根据具体的硬件进行修改,具有很好的可移植性。     

无线式多用户颅内压监测仪的研制

为了克服传统的颅内压监护方法(单机单路和有线导联)的局限性,无线式多用户颅内压监测设备的研制已成为最新的医学发展方向之一。其中无线信号的发射和接收,以及多路数据处理和上位机控制部分,是其主要组成部分。以某无线式颅内压监护仪设计为例,详细介绍了无线数据的收发,利用FPGA进行多路数据处理和上位机应用软件的设计方法。此系统的主要优点是方便、精确、直观、经济,实现了一机多用和小型化。     

GF(2233)域上正规基模乘算法的FPGA实现研究

已有的对正规基模乘算法的研究大多针对较小的有限域，不利于将其直接扩展到像GF（2^233）等大有限域中进行FPGA设计实现。为在FPGA上实现正规基下的模乘算法，给出了一种在速度和资源两方面可以折衷的方案以及具体的FPGA实现算法，并实现了硬件描述语言程序设计。在Xilinx的FPGA器件的基础上，完成算法的仿真、综合、布局布线试验。试验表明，实现的模乘算法方案较其它方案更适合于FPGA编程实现。     

块浮点算法在数字脉冲压缩中的应用

应用块浮点算法设计并实现了某雷达接收机数字脉冲压缩系统,着重阐述了块浮点部件的设计原理与实现,并对块浮点、定点算法中截断误差对数字脉冲压缩的影响进行了计算机仿真分析,脉压系统使用FPGA实现,可完成1024点和256点脉压处理,最快时间分别为57.70μs和12.65μs。     

第三代移动通信系统自适应多速率编码技术研究

为了解决单一语音编码方法所带来的系统容量浪费和频带利用率降低的问题,第三代(3G)数字移动通信系统采纳了自适应多速率(AMR)语音编码技术,本文详细阐述了AMR编码技术的基本原理,通过仿真实验分析了AMR在信道误码差错性能和合成语音质量等方面的性能,为AMR在3G系统中的应用提供参考性策略．     

AD6644在多通道模数转换系统中的应用

AD6644是美国ADI公司推出的高速14位模数转换器(ADC)。介绍了它的主要性能及特点,并用AD6644实现了三通道模数转换系统。通过实验取得了大量数据．对ADC使用过程中诸如开关电源、运算放大器及其它因素对模数转换性能的影响进行了定量分析,对工程实践具有一定的指导意义。     

超长可变点数FFT处理器设计与实现

介绍了超长可变点数序列FFT处理器的实现方法。采取将一维大点数FFT转换为二维小点数子FFT处理的措施,减小了存储器规模。使用乒乓RAM将基本运算模块级联,形成流水线结构,可连续高速计算N点复数序列FFT/IFFT。用现场可编程门阵列(FPGA)实现了可计算1k~1M点序列长度可变的FFT/IFFT处理器。     

ASIC Design and Implementation for Digital Pulse Compression Chip

A novel ASIC design of changeable-point digital pulse compression (DPC) chip is presented. System hardware resource is reduced to one third of the traditional design method through operations sharing hardware, i.e. let FFT, complex multiplication and IFFT be fulfilled with the same hardware structure. Block-floating-point scaling is used to enhance the dynamic range and computation accuracy. This design applies parallel pipeline structure and the radix-4 butterfly operation to improve the processing speed. In addition, a triple-memory-space (TMS) configuration is used that allows input, computation and output operations to be overlapped, so that the dual-butterfly unit is never left in an idle state waiting for I/O operation. The whole design is implemented with only one chip of XC2V500-5 FPGA. It can implement 1 024-point DPC within 91.6μs. The output data is converted to floating-point formation to achieve seamless interface with TMS320C6701. The validity of the design is verified by simulation and measurement results.     

多DSP系统实现雷达极化信号两对IQ的采集和处理

基于雷达极化信号处理技术,设计了一种多DSP方案,实现对雷达极化信号两对IQ的采集和极化处理。主要包括:采集和校正、极化参数估计、极化滤波、极化检测、PCI接口等功能单元。介绍通过总线开关多DSP共享数据的方法、多DSP之间的时序控制、PCI访问存储器等几个难点问题。     

电磁兼容扫描仪使电磁辐射及热辐射“可视化”

如何提高电子产品的品质,增加产品的可靠性,缩短产品的开发周期,一直是困扰着工程师们的问题。而在电子产品的可靠性设计和测试中,电磁辐射及热辐射是两项致关重要的因素。由于电磁场是不可见的,传统的测试设备不易测出电磁辐射及热辐射的形状、方向、强度、频率,无法满足对测试能力日益增长的需求。