槽栅NMOSFET结构与性能仿真

基于流体动力学能量输运模型 ,利用二维器件模拟器 MEDICI对深亚微米槽栅 NMOSFET器件的结构参数 ,如结深、凹槽拐角及沟道长度等对器件性能的影响进行了仿真研究 ,并与相应的常规平面器件特性进行了对比 .研究表明在深亚微米范围内 ,槽栅器件能够很好地抑制短沟道效应和热载流子效应 ,但电流驱动能力较平面器件小 ,且器件性能受凹槽拐角和沟道长度的影响较显著     

SOINMOSFET沟道热载流子的应力损伤

研究了沟道热载流子应力所引起的SOI NMOSFET的损伤,发现在中栅压应力（Vg≈Vd/2）和高栅压应力（Vg≈Vd）条件下,器件损伤表面出单一的幂律规律;而在低栅压应力（Vgs≈Vth)下,多特性的退化规律便会表现出来。同时,应力漏电压的升高、应力时间的延续都会导致退化特性的改变。这使预测SOI器件的寿命变得非常困难。     

衬底热空穴注入下的薄栅氧化层击穿特性

利用衬底热空穴 (SHH)注入技术 ,分别定量研究了热电子和空穴注入对薄栅氧化层击穿的影响 ,讨论了不同应力条件下的阈值电压变化 .阈值电压的漂移表明是正电荷陷入氧化层中 ,而热电子的存在是氧化层击穿的必要条件 .把阳极空穴注入模型和电子陷阱产生模型统一起来 ,提出了薄栅氧化层的击穿是与电子导致的空穴陷阱相关的 .研究结果表明薄栅氧化层击穿的限制因素依赖于注入热电子量和空穴量的平衡 .认为栅氧化层的击穿是一个两步过程 .第一步是注入的热电子打断 Si— O键 ,产生悬挂键充当空穴陷阱中心 ,第二步是空穴被陷阱俘获 ,在氧化层中产生导电通路     

衬底热电子增强的薄SiO2层击穿特性研究

本文通过衬底热电子SHE(Substrate hot electron)注入技术,对SHE增强的薄SiO₂层击穿特性进行了研究.实验发现氧化层中的平均电子能量与衬底电压有很大的关系.通过能量守恒方程计算注入到氧化层中的平均电子能量,根据计算出的电子能量可以解释SHE注入和F-N隧穿注入的根本不同.本文提出了衬底热电子增强的TDDB(Time dependent dielectric breakdown)模型.     

基于数学形态学的集成电路真实缺陷图像滤波

在集成电路真实缺陷检测中,缺陷图像的滤波程度直接影响到后续处理的结果。通过对若干幅实际集成电路真实缺陷图像的分析,提出一种基于数学形态学的集成电路真实缺陷图像滤波方法,该方法不仅能滤除非冗余物缺陷,而且能滤除冗余物缺陷内部噪声,得到纹理一致的冗余特缺陷。     

VLSI成品率重心游移算法的一个几何解释

超大规模集成电路 (VL SI)中的参数成品率最优化问题一直是集成电路可制造性设计的重点研究问题 .尽管重心游移算法提出得较早 ,由于其固有的优点目前仍被研究和推广 .文中从一个新的角度 ,即几何学原理上探讨了最优的重心游移算法的原理 ,使最优方向的几何图像更加明确     

4H-SiC衬底AlGaN/GaN高电子迁移率晶体管的研制

报道了在4H-SiC衬底上AlGaN/GaN高电子迁移率晶体管(HEMT)的研制和室温特性测试结果.器件采用栅长为0.7μm,夹断电压为-3.2V,获得了最高跨导为202mS/mm,最大漏源饱和电流密度为915mA/mm的优良性能和结果.     

多台阶介质槽隔离的SiCOI MESFET器件

用二维器件仿真软件MEDICI对SiCOI (SiC on insulator) MESFET的击穿特性进行了研究,提出了一种新的SiCOI MESFET器件介质槽隔离结构,即多台阶介质槽隔离结构.研究结果表明,与单介质槽隔离SiCOI MESFET相比,多台阶结构在保持高击穿电压的情况下,可以大大提高器件的饱和漏电流和跨导.多台阶介质槽隔离SiCOI MESFET是一种兼顾高击穿电压和大电流的功率器件结构.     

绝缘层上单轴应变硅的应力计算与分析

为了研究晶圆级绝缘体上单轴应变硅的应力分布与应力变化趋势,首先利用绝缘体上硅晶圆在机械弯曲状态下退火的工艺,成功制作了绝缘层上单轴应变硅晶圆,其优点是工艺简单、成本低、应变量高．应用ANSYS仿真软件,重点对不同弯曲半径、不同晶向的机械致绝缘层上单轴应变硅晶圆的应力情况进行了模拟计算．模拟结果表明,应力随弯曲半径的减小而显著增加,且沿弯曲方向的应力最大,适于作为应变互补金属氧化半导体器件的沟道方向,但应力分布的均匀性会随弯曲半径的减小而略有下降．最后利用光纤光栅法对制备的绝缘层上单轴应变硅晶圆的应力分布进行了测量,其结果与ANSYS模拟结果吻合,证明了ANSYS模拟分析的准确性．     

闪速存储器中的热载流子可靠性研究

提出了一种测量闪速存储器存储单元浮栅电压耦合率的方法．研究了采用负栅源边擦除的存储单元出现的退化现象,认为在擦除过程中源极附近的空穴注入产生界面态和氧化层陷阱,由该界面态和氧化层陷阱形成的应力导致漏电流是引起这种器件退化的最主要的原因．在此基础上描述了应力导致的漏电流退化的3种可能的导电机制,并且分别测量出应力导致的漏电流中瞬态和稳态电流的大小．研究表明,在读操作应力下,可靠性问题主要是由电子通过氧化层隧穿引起的．