45nm低功耗、高性能Zipper CMOS多米诺全加器设计

提出了电荷自补偿技术,此技术利用P型多米诺电路动态结点的放电对N型多米诺电路的动态结点充电,并在此技术基础上综合应用双阈值技术和多电源电压技术,设计了新型低功耗、高性能Zipper CMOS多米诺全加器.仿真过程中提出了功耗分布法,精确找到了电荷自补偿技术的最优路径.仿真结果表明,在相同的时间延迟下,与标准Zipper CMOS多米诺全加器、双阈值Zipper CMOS多米诺全加器、多电源电压Zipper CMOS多米诺全加器相比,新型Zipper CMOS多米诺全加器动态功耗分别减小了37%、35%和7%,静态功耗分别减小了41%,20%和43%.最后,分析并得到了新型全加器漏电流最低的输入矢量和时钟状态.     

低功耗、高性能多米诺电路电荷自补偿技术

提出了一种电荷自补偿技术来降低多米诺电路的功耗,并提高了电路的性能.采用电荷自补偿技术设计了具有不同下拉网络(PDN)和上拉网络(PUN)的多米诺电路,并分别基于65,45和32nm BSIM4 SPICE模型进行了HSPICE仿真.仿真结果表明,电荷自补偿技术在降低电路功耗的同时,提高了电路的性能.与常规多米诺电路技术相比,采用电路自补偿技术的电路的功耗延迟积(PDP)的改进率可达42.37%.此外,以45nm Zipper CMOS全加器为例重点介绍了功耗分布法,从而优化了自补偿路径,达到了功耗最小化的目的.最后,系统分析了补偿通路中晶体管宽长比,电路输入矢量等多方面因素对补偿通路的影响.     

一种18位SAR ADC的设计实现

本文对逐次逼近型模数转换器（SARADC）的结构进行了介绍,并对影响ADC性能的主要因素加以分析。设计了一种基于二进制加权电容阵列的数字校准算法,并运用比较器自动失调校准技术,实现了高性能SARADC的设计。仿真结果表明该设计在120ksps的采样率下精度可达18位。     

H.264解码器中一种新颖的去块效应滤波器设计

在此完成了H.264/AVC解码器中高效低功耗的去块效应滤波器设计.该设计采用5阶流水线技术,配合混合边界滤波顺序与打乱次序的存储数据更新机制,解决了数据与结构冒险问题,因此获得了正常流水线操作中的0延迟,使得基于流水线的设计架构得到最大程度的实现,同时提高了系统吞吐量并降低了功耗.该设计在FPGA芯片上验证的工作频率上限大约为200 MHz,吞吐量为滤波单个宏块需要198个时钟周期.使用0.18μmCMOS工艺,Synopsys Co.的DC工具对滤波器模块进行综合,结果为时序收敛,功耗约为2μW.仿真结果显示,可以对QCIF标准的视频(60 f/s)进行实时环路滤波,该环路滤波器可以用于H.264/Avc实时解码器中.     

亚65nm工艺新型p结构多米诺与门设计

利用休眠晶体管、多阈值和SEFG技术(源跟随求值门技术),设计了一种新型的p结构多米诺与门.HSPICE仿真结果表明,在相同的时间延迟下,与标准双阈值多米诺与门、标准低阈值多米诺与门和SEFG结构相比,提出的新型多米诺与门的漏电流分别减小了43%,62%和67%,噪声容限分别增大了3.4%,23.6%和13.7%.从而有效地解决了亚65nm工艺下多米诺与门存在的漏电流过大,易受干扰的问题.分析并得到了不同结构的休眠多米诺与门的漏电流最低的输入矢量和时钟状态.     

SoC软硬件协同验证中的软件仿真

介绍SoC(片上系统)软硬件协同验证中的软件仿真,给出验证UART(通用异步收发器)硬件接口的应用程序范例。利用GNU工具链开发SoC软硬件协同验证中的应用程序,并利用仿真器进行软件仿真,仿真结果正确。可以根据处理器的类型对GNU工具链进行配置,使开发流程适合所有GNU支持的处理器,方法具有一般性。根据开发者的具体需要,开发SoC芯片的应用程序用于软硬件协同验证。     

片上系统中WISHBONE/AMBA AHB总线桥的前端设计

介绍了一种高性能W ISHBONE/AMBA(先进的微处理机总线体系结构)AHB(AMBA高性能总线)总线桥的前端设计方法。通过对两种总线协议的分析得到设计方案,并使用硬件描述语言实现。仿真结果符合设计要求,在SM IC 0.18μm工艺下对电路进行综合,给出了综合后的面积和功耗结果。64位宽的总线桥占用芯片面积不足0.09 mm2,工作频率可以达到750 MHz以上。     

一种便于推广应用的磁通门技术

二次谐波磁通门具有很多优点,使其在弱磁场测量领域获得广泛应用。但它对设计、材料和制作工艺要求高,一般产品的精度在±2%左右。采用新材料、新工艺制作的精品其精度可达±0.5%,但造价较高。新研制的调相法磁通门不仅具有二次谐波磁通门的那些优点,而且结构更简单,工作更稳定,对结构和制作工艺要求不高,精度较容易达到,且优于±0.5%。     

基于MSP430F435 芯片控制的光栅数字细分系统

为了解决传统的电子细分方法所需的庞大硬件电路及额外误差问题,提出了一种基于片上系统芯片的正交莫尔条纹信号跟踪计数细分系统．该系统利用SOC(System on a Chip)芯片的特点最大限度地简化了复杂的外围电路,通过软件实现对信号的数字实时判向、细分和计数等功能,提高了测量精度并完成了数字化数据的实时显示．同时,该系统具有结构简单、低能耗、体积小和成本低等优点．     

基于LEON3的SOC平台设计与SPI嵌入

提出了一种基于LEON开源微处理器软核的SOC平台构建方案,并通过对软核的重新配置完成了平台的构建.为扩展平台功能,对其加载嵌入了SPI接口模块;完成了VHDL和Verilog定义的接口之间的互相匹配,通过写wrapper的方法将SPI接口转化为AMBA APB定义的标准类型,成功地实现了两者之间的互连.FPGA验证和GRMON扫描结果表明,此SOC构建方案可行,并且完整实现了其特征要求.