基于130 nm CMOS工艺的5 Gbit/s 10:1并串转换芯片

介绍了一种基于GSMC 130 nm CMOS工艺的高速率低功耗10:1并串转换芯片。在核心并串转换部分,该芯片使用了多相结构和树型结构相结合的方式,在输入半速率时钟的条件下,实现了10路500 Mbit/s并行数据到1路5 Gbit/s串行数据的转换。全芯片完整后仿真结果显示,在工作电压(1.2±10%)V、温度-55~100℃、全工艺角条件下,该芯片均可正确完成10:1并串转换逻辑功能,并输出清晰干净的5 Gbit/s眼图。在典型条件下,芯片整体功耗为25.2 mW,输出电压摆幅可达到260 mV。     

碾压混凝土坝层面影响带粘弹性参数的确定

根据复合材料力学的串并联理论和变形等效原理,推导了碾压混凝土坝层面影响带粘弹性参数的计算公式,并结合大坝整体粘弹性参数的反演以及相关的试验成果,提出了层面影响带的粘弹性参数的求解方法.实例表明,该方法切实可行,为确定碾压混凝土坝层面影响带粘弹性参数提供了一条有效的途径.     

涂层厚度纵向均匀度误差分析

<正> 一、反向三辊涂布法涂层厚度纵向均匀度误差的来源若将磁浆近似地看成是牛顿液体(实际上是非牛顿液体),那样反向三辊涂布法的涂层厚度公式可用下式近似地表示为 H=CV_(T~2)/2KV_B(V_T+V_3)式中H——压光前的干涂层厚度(m);C——涂布辊与计量辊之间的间隙(m);     

基于PXIe高速DAQ性能提升的关键技术研究

数据采集系统作为人们实现各种自定义功能的测量工具,其高采样率、高吞吐量和高实时性成为必然发展趋势。因此,在基于高速ADC芯片EV8AQ160的24 Gsps数据采集现有技术基础上进一步研究,成功地进行了升级改进,并对改进的关键技术进行了详细的讨论,最终以XILINX K7系列FPGA为处理核心,实现了基于DDR3 SDRAM的大容量高速缓存,以及PXIe10 x4的DMA传输的高采样率、高带宽的DAQ系统。实验结果表明,升级后的DAQ系统最高采样率提升到了5 Gsps,有效上传带宽高达455 MB/s。     

关于广州南沙京珠南桥头跳车问题的探讨

广州南沙区原始地貌单元为珠江三角洲海冲积平原,软土基处理在该地区极其常见,而且由于软土层比较厚造成软基处理效果不是很理想.从已经通车的市政道路来看,整个南沙区普遍出现了桥头跳车这个问题,很多市政道路表面呈波浪状起伏.文章结合广州南沙京珠大道南工程土建工程的桥头跳车问题进行总结,与同行探讨.     

基于CBI转输结构的USB硬盘接口应用设计

主要介绍采用CBI传输结构进行USB大容量存储设备设计时应该注意的问题;详细说明对应CBI结构在设计时应进行哪些设置和如何设置;给出用台湾创品公司的T33510设计USB硬盘的实例。