聚3—己基噻吩及其掺杂TiO2材料对NO2的气敏特性

制作了一种工作于室温下的NO2气体传感器。该传感器以有机聚合物聚3—己基噻吩(P3HT)为敏感材料,以聚对苯二甲酸乙二醇酯(PET)薄膜为柔性衬底。对敏感膜进行了SEM表征。室温下,对不同体积分数的NO2进行了测试,对器件尺寸的影响进行了分析,并对响应规律进行了总结。经实验,对NO2测试下限可达到0.2×10-6。为提高敏感性、减小恢复时间,尝试对敏感膜掺杂TiO2,并同未掺杂的敏感膜进行实验比较,发现对体积分数1.5×10-6的NO2,掺杂TiO2可将敏感性提高8%,恢复性也有明显改善,对周期为1060 s的循环测试表明:掺杂TiO2下阻值基本能完全恢复。     

基于LQI的Zig Bee树型路由主动维护机制

Zig Bee树型路由中作为下一跳的父节点和子节点的信息储存在邻居表中,而目前邻居表的被动维护机制造成网络中父子关系对于变化剧烈的无线链路敏感性差,造成父子关系的维护不准确,增大网络中的丢包率.提出了一种基于链路质量指示值(LQI)的Zig Bee树型路由主动维护(LQI-TRAM)机制,并且引入电路中施密特触发器的思想增强链路质量判断的稳定性.在此机制下,节点主动检测与父子节点间的链路质量,在二者不适合做路由时主动断开连接,从而降低了丢包率.     

PECVD淀积介质层对MOSFET性能的影响

通过对nMOS器件随天线比增加的阈值电压漂移、跨导变化，MOS电容在TDDB测试后的QBD退化分析来评估在RIE（Reactive Ion Etching）金属前PECVD-TEOS预淀积保护介质层的保护作用，实验结果表明此介质层没有起到足够的保护作用，反而会由于更长的等离子体工艺时间产生更严重的损伤问题。传统的电荷在硅片表面积累理论不足以解释此现象，本文从高能电子隧穿作用来分析此性能退化的原因。     

一种全差分增益提升运放的设计与建立特性优化

在2．5V电源电压下采用中芯国际（SMIC）0．25μm混合信号CMOS工艺设计了一个单级全差分运算放大器。所设计的运放采用了增益提升技术，其主运放为一个带有开关电容共模反馈的全差分折叠一共源共栅运放。两个带有连续时间共模反馈的全差分折叠一共源共栅运放作为辅运放用来提升主运放的开环增益。此外，本文还提出了一种可用于增益提升运放高速设计的基于仿真的优化方法。仿真结果表明，所设计运放的直流增益可达102dB，单位增益频率为822MHz，通过高速优化，其达到0．1％精度的建立时间为4ns。     

一种1.8V24×10-6/℃宽温度范围CMOS带隙基准电压源

阐述了一种输出电压为853 hV的带隙基准电压源电路,该电路采用0.18μm标准CMOS工艺实现,可在1.8 V的电源电压下工作,在-20℃到120℃温度范围内其温度系数为24×10-6/℃.在频率低于10kHz时,电源抑制比保持在-66dB.电路版图的有效面积为0.022 mm2.该电路已成功应用于低功耗CMOS图象传感器芯片当中.     

应用于无线通信领域4.1 GHz锁相环的设计

在分析锁相环线性模型的基础上，分析了影响锁相环系统的各种因素，采用相应的优化方法设计了一款4.1GHz LC锁相环。详细介绍了该锁相环中各模块电路（包括Lc型压控振荡器，高速分频器，数字分频器，鉴频／鉴相器，电荷泵以及无源滤波器等）的设计，并且给出了仿真结果。其中高速分频器采用TSPC逻辑电路，速度快功耗低。该锁相环采用SMIC 0.18um CMOS工艺设计，当VCO工作在4．1GHz时，在频偏为600kHz的相位噪声为-110dBc。     

多晶硅双栅全耗尽SOI CMOS器件与电路

对多晶硅双栅全耗尽SO I CM O S工艺进行了研究,开发出了1.2μm多晶硅双栅全耗尽SO I CM O S器件及电路工艺,获得了性能良好的器件和电路。NM O S和PM O S的阈值电压绝对值比较接近,且关态漏电流很小,NM O S和PM O S的驱动电流分别为275μA/μm和135μA/μm,NM O S和PM O S的峰值跨导分别为136.85 m S/mm和81.7 m S/mm。在工作电压为3 V时,1.2μm栅长的101级环振的单级延迟仅为66 ps。     

具有应变沟道及EOT 1.2nm高性能栅长22nm CMOS器件

深入研究了亚30nm CMOS关键工艺技术,特别是提出了一种新的低成本的提高空穴迁移率的技术--Ge预非晶化S/D延伸区诱生沟道应变技术,它使栅长90nm pMOS空穴有效迁移率在0.6MV/cm电场下提高32%.而且空穴有效迁移率的改善,随器件特征尺寸缩小而增强.利用零阶劳厄线衍射的大角度会聚束电子衍射分析表明,在沟道区相应的压应变为-3.6%.在集成技术优化的基础上,研制成功了高性能栅长22nm应变沟道CMOS器件及栅长27nm CMOS 32分频器电路(其中分别嵌入了57级/201级环形振荡器),EOT为1.2nm,具有Ni自对准硅化物.     

Alloy Temperature Dependence of Offset Voltage and Ohmic Contact Resistance in Thin Base InGaP/GaAs HBTs

研究了薄基区HBT合金温度对残余电压Voffset和欧姆接触电阻Rcontact的影响,给出了薄基区HBT的最佳合金温度区域.用肖特基钳位理论解释了合金温度过高导致Voffset偏大的现象.从晶体管基本物理机制推导出Voffset与集电极、发射极面积比Ac/Ae的关系,并用此解释了U形发射极HBT具有较小Ac/Ae的原因,进一步证明了U型发射极结构的优越性.     

用于100nm节点ArF准分子激光光刻的相移掩模技术

用于100nm节点ArF准分子激光光刻的相移掩模(PSM)技术主要有无铬相移掩模(CPM),交替相移掩模(APSM)、衰减相移掩模(AttPSM)和混合相移掩模技术。对这些掩模的基本原理、制作方法及性能比较进行了分析研究。研究表明,无铬相位光刻(CPL)PSM和高透AttPSM 相结合构成的混合掩模最适合用于193nmArF光刻,以产生100nm节点抗蚀剂图形。