一种用于并行电路仿真器的静态负载平衡算法

模拟电路的仿真问题可以最终归结为对线性代数方程组的求解。利用分块化方法可以降低求解过程中雅可比矩阵的维数,从而有效地降低求解时间。但是在矩阵进行划分之后,如何进行负载平衡,则是最终能否有效提高加速比的重要问题。提出了相应的静态负载平衡算法,并使用具体电路应用进行评价,试验证明该负载平衡算法对提高加速比有很好的效果。     

VHDL-AMS模拟中预定义属性的计算

VHDL－AMS是混合信号系统的行为级建模和模拟语言，其中预定义属性的计算是模拟的重要方面。讨论了计算所有新增属性的4种方法，简介了其中基本方法－－直接计算法和列方程计算法，重点介绍了列方程计算与直接计算的结合法和将属性转化为BLOCK语句计算的解决方法。大晒实验结果表明：文中方法可以高效、精确地计算语言新增的所有预定义属性。     

基于多扫描链的内建自测试技术中的测试向量生成

针对基于多扫描链的内建自测试技术,提出了一种测试向量生存方法。该方法用一个线性反馈移位寄存器（LFSR）作为伪随机测试向量生成器,同时给所有扫描链输入测试向量,并通过构造具有最小相关度的多扫描链克服扫描链间的相关性对故障覆盖率的影响。此外该方法经过模拟确定难测故障集,并针对这外难测故障集利用ATPG生成最小确定性测试向量集。最后丙依据得到的最小测试向量集来设计位改变逻辑电路,利用们改变逻辑电路控制改变扫描链上特定的值来实现对难测故障的检测,从而实现被测电路和故障完全检测。     

针对嵌入式Cache的内建自测试算法

通过分析嵌入式Cache存储器中使用的双端口字定向静态存储器(SRAM)和内容可寻址存储器(CAM)的功能故障模型,提出了有效地针对嵌入式应用的DS-MarchC E和DC—March CE测试算法,解决了以往算法用于嵌入式系统时故障覆盖率低或测试时间长导致测试效率低的问题．利用March CE算法并结合Cache系统的电路结构特点,设计并实现了一套集中管理的内建自测试测试方案．此方案可以并行测试Cache系统中不同容量、不同端口类型的存储器,并且能够测试地址变换表(TLB)的特殊结构,测试部分面积不到整个Cache系统的2％．     

工艺映射匹配技术的BOSM方法

本文在已有工艺映射匹配方法的基础上,给出了以布尔操作为基础的结构匹配（Ｂｏｏｌｅａｎ Ｏｐｅｒａｔｉｏｎ Ｂａｓｅｄ Ｓｔｒｕｃｔｕｒｅ Ｍａｔｃｈｉｎｇ）方法。该方法不仅具有布尔匹配法的结果可靠的优点,同时具有结构匹配法的时间复杂性简单的优势。当布尔函数的输入理量数为ｎ时,ＢＯＳＭ法的时间复杂性是Ｏ（ｎ＾３）。     

基于Logistic映射的智能IC卡随机数发生器

随着智能卡应用领域的不断扩大,系统所需的随机数的好坏成人为们的研究重点之一。     

智能IC卡公共钥签名系统的实现方法比较

在大规模分布式计算机应用系统中 ,由于涉及的用户数量多、分布广 ,对系统的安全要求不同 ,所以 ,集中的安全管理机制实现困难 ,并且潜在风险巨大。基于智能 IC卡的公共钥加密与签名方法为实现非集中管理提供安全可靠的解决方法。从目前IC卡的性能上看 ,智能 IC卡是一个完备的微型计算机系统 ,构造基于智能 IC卡的公共钥签名系统主要应考虑高层次安全协议的实现。本文在给出基于 RSA、DSA和零知识等实现公共钥签名算法的基础上 ,比较分析了它们在 IC卡上实现时的优势和限制因素。这对选择不同算法 ,在 IC卡上实现公共钥签名系统有重要的指导意义     

PicoJava-I微处理器的体系结构

本文简单介绍 Java虚拟机及 Java语言的执行方式 ,并在此基础上介绍Sun公司的 Java微处理器系列成员之一的 Pico Java-I微处理器的体系结构 ,包括Pico Java-I的结构特征、内部单元结构等     

Current mode ADC design in a 0.5-μm CMOS process

This paper presents a pipelined current mode analog to digital converter（ADC） designed in a 0.5-μm CMOS process.Adopting the global and local bias scheme,the number of interconnect signal lines is reduced numerously,and the ADC exhibits the advantages of scalability and portability.Without using linear capacitance,this ADC can be implemented in a standard digital CMOS process;thus,it is suitable for applications in the system on one chip（SoC） design as an analogue IP.Simulations show that the proposed current mode ADC can operate in a wide supply range from 3 to 7 V and a wide quantization range from ±64 to ±256 μA.Adopting the histogram testing method,the ADC was tested in a 3.3 V supply voltage/±64 μA quantization range and a 5 V supply voltage/±256 μA quantization range,respectively.The results reveal that this ADC achieves a spurious free dynamic range of 61.46 dB,DNL/INL are-0.005 to ＋0.027 LSB/-0.1 to ＋0.2 LSB,respectively,under a 5 V supply voltage with a digital error correction technique.     

基于0.5微米CMOS工艺的电流模ADC设计

提出了一种流水线电流模式模数转换器的设计,采用0.5微米CMOS工艺进行设计。通过采用全局/本地偏置电流源电路的布局方法,大大减少了各模块之间的互连线数目,使得电流模ADC具有较好的可扩展性和可移植性。在设计中,未使用高精度的线性电容,这使得设计的ADC能够利用标准的数字CMOS工艺实现,可作为SoC设计中的模拟IP应用。测试结果表明,设计的电流模式ADC的动态范围达到61.46dB,DNL和INL分别为-0.005～+0.027LSB和-0.1～+0.2LSB。