Analysis of capacitance spread reduction techniques for 50-Hz switched-capacitor notch filters

This paper presents an overview of design techniques to reduce the capacitance spread of SC notch filters. Three of these techniques are used in the design of a 50-Hz notch filter, intended for an internet of things (IoT) water management sensor node. In this application, due to the high sampling frequency required by the acquisition channel's ADC, the filter's F_s/f_p ratio becomes excessively large, resulting in a capacitance spread of 3225.8, if a conventional SC implementation is used. Using charge division networks, with up to seven share/reset cycles, the filter's capacitance spread is reduced by a factor 12.9 and the total capacitance by 5.9, and a total power dissipation of approximately 262 μ W, for a supply voltage of 0.9 V. Using capacitive T-cell networks, the filter's capacitance spread is reduced by a factor 40.5 and the total capacitance by 14.2. Using partial charge transfer networks, the filter's capacitance spread is improved by a factor 41.6, and the total capacitance by 10.0. The filter's total power consumption, using the last two techniques, is approximately 11 μ W.     

一种混合开关电感和开关电容的高增益DC/DC变换器

针对传统Z源DC/DC变换器存在的输入电流不连续、输出电压增益不够高和功率器件电压应力较高等不足,利用开关电感和开关电容技术,提出了一种混合开关高增益DC/DC变换器。该变换器主电路中只用到1个储能电容,结构简单,与现有典型的高增益阻抗源DC/DC变换器相比,所提出的混合开关电感和开关电容的DC/DC变换器可以实现更高的输出电压增益,同时电容和开关器件的电压应力较低。详细分析了所提变换器的工作原理,通过在实验室中所建立的输入电压16～40 V、输出电压26～107 V和输出功率7～114 W的原型验证了其性能。     

一种基于开关电容的可配置多模滤波器

设计了一种基于开关电容的可配置多模滤波器,由模拟信号处理模块、数字控制模块和参考电压电流源组成;通过数字控制模块配置滤波器工作在旁路、低通、带通、自适应工作状态,同时实现低通滤波器截止频率和带通滤波器中心频率可调;自适应滤波器截止频率和中心频率能准确跟随输入信号主频率.整个电路基于SMIC 0.18μm CMOS工艺实...     

改进的适用于GSM的单环过采样调制器

传统的前馈结构由于在量化器前存在复杂的加法器因而会造成性能受限。本文给出了一个改进的四阶一位过采样调制器, 它采用了简单的加法器和延时输入前馈通路,从而降低了调制器的时序需求同时实现低失真。调制器由0.35微米工艺流片,完成了92.8dB的信号噪声失真比和101dB的动态范围,信号带宽100kHz,在3.3V电源电压下,消耗8.6mW。本调制器的性能满足GSM系统的需求。     

采用 DWA技术的多位Σ-Δ调制器的设计

设计一个内部采用2位量化器的二阶单环Σ‐Δ调制器．为解决反馈回路中多位DAC元件失配导致的信号谐波失真问题,该调制器采用了数据加权平均（Data Weighted Averaging ,DWA ）技术来提高多位DAC的线性度．Σ‐Δ调制器信号带宽为50 kHz ,过采样率（OSR）为64,采用MXIC公司的0．35μm混合信号CMOS工艺实现,工作电压为12 V ．后仿真结果显示,在电容随机失配5％的情况下,该调制器可以达到55．8 dB的信噪比（SNR）和60.4 dB的无杂散动态范围（SFDR）．打开DWA电路比关闭DWA电路的情况下,SNR和SFDR分别提高8 dB和13 dB ．整个调制器功耗为48 mW ,面积仅为0.6mm2．     

84dB动态范围13b/400kHz/3V/5.88mW∑△模数转换器

介绍了一个200kHz信号带宽、用于低中频结构GSM射频接收机的高精度∑△调制器.为了达到高线性和稳定性,调制器采用2-1级联单比特的结构实现.电路在0.18μm CMOS工艺下流片验证,核心面积为0.5mm×1.1mm.调制器工作在19.2MHz的采样频率,在3V电源电压下功耗为5.88mW.测试结果表明,在200kHz信号带宽,过采样率为64的条件下,调制器达到84.4dB动态范围,峰值SNDR达到73.8dB,峰值SNR达到80dB.     

80dB动态范围,用于低中频结构GSM接收机的∑△调制器

介绍了一个200kHz信号带宽、用于低中频结构GSM射频接收机的高精度∑△调制器.该调制器采用3阶单环单比特的结构,电路使用全差分开关电容结构实现,并在0.6μm 2P2M CMOS 工艺下流片验证.调制器使用全差分±1V参考电压,工作在26MHz采样频率,过采样率为64.测试结果表明,在200kHz信号带宽内,调制器达到80.6dB动态范围,峰值SNDR达到71.8dB,峰值SNR达到73.9dB.整个调制器电源电压为5V,静态功耗为15mW.     

全数字锁相环实现的自适应低通滤波电路

提出了一种新的基于全数字锁相环的自适应低通滤波系统的结构和实现方法。输入信号经整形后产生方波信号,方波信号经FPGA实现的全数字锁相环锁相同步倍频后,再将同步倍频信号输入到开关电容滤波器MAX295的时钟输入端,通过该时钟信号来控制滤波器的截止频率,从而实现滤波器频率的自动跟踪。介绍了系统设计原理,详细分析了FPGA实现全数字锁相环和锁相倍频的设计方法。通过实验验证了该系统的可行性和有效性,能够实现1 kHz至50 kHz的频率自跟踪倍频和滤波。     

环型可编程开关电容升降压DC/DC变换器

阐述了应用在便携情报通信设备中的环型可编程开关电容(SC)升降压DC/DC变换器的基本结构和工作原理;用实例说明了3级SC变换器的输出特性;测量了3/2升压型和2/3降压型电路中的主要参数。其中,输出电阻Ro和工作效率η是反映该变换器性能优劣的两个重要指标。在给定实验电路参数下,分别测得Ro为1.5Ω和0.59Ω,η为84.4%和87.1%,充分证明了该电路的优良性能。