排序方式: 共有29条查询结果,搜索用时 15 毫秒
1.
提出了一种由改进的前置差分运算放大器和差分式锁存器构成的高频、高速、低失调电压的动态比较器。前置预差分放大器采用PMOS交叉互连的负载结构,提升差模增益,进而减小输入失调。后置输出级锁存器采用差分双尾电流源抑制共模噪声,改善输出级失调,并加速比较过程。采用一个时钟控制的开关晶体管替代传统复位模块,优化版图面积,在锁存器中构建正反馈回路,加速了比较信号的复位和输出建立过程。采用65 nm/1.2 V标准CMOS工艺完成电路设计,结合Cadence Spectre工艺角和蒙特卡洛仿真分析对该动态比较器的延时、失调电压和功耗特性进行评估。结果表明,在1.2 V电源电压和1 GHz采样时钟控制下,平均功耗为117.1 μW;最差SS工艺角对应的最大输出延迟仅为153.4 ps;1 000次蒙特卡罗仿真求得的平均失调电压低至1.53 mV。与其他比较器相比,该动态比较器的电压失调和高速延时等参数有明显优势。 相似文献
2.
3.
为了精确地表征器件特性,提出了一种直接提取T型异质结双极型晶体管(HBT)小信号模型参数的方法。该方法仅依赖于S参数测试数据,采用精确的闭式方程式直接提取电路元件参数。该方法简单、易于实施。首先使用开路短路测试结构提取焊盘寄生电容和电感的值,然后用截止状态和Z参数的方法提取外部电阻,再去掉这些参数以简化电路模型,本征部分的电路元件采用剥离算法来确定参数值。采用1μm×15μm的InP HBT对该算法的有效性进行验证,结果表明,在0.1~40 GHz频率范围内,模型仿真结果准确地拟合了器件测试结果。 相似文献
4.
5.
6.
提出了一种改进的直接提取方法来提取InP HBT小信号等效电路中的模型参数,并将其成功地应用InP异质结双极晶体管(HBT)小信号等效电路。在所采用的模型中考虑了分布式基极-集电极电容效应。与其他直接参数提取方法相比,该方法从外围寄生元件到内部本征元件依次进行参数提取,提取过程较为清晰。除寄生参数外,其余所有的参数计算均未经过任何简化近似。该方法依赖于S参数的测量,所有等效电路参数直接从S参数数据中提取,而无需任何基于初始值的近似。在0.1 ~ 40 GHz的频率范围内,直接提取法在InP HBT上得到了成功的验证,并在整个频率范围内得到了较好的测量结果与计算结果的一致性。 相似文献
7.
石英晶体微天平(QCM)是一种高灵敏度的传感器,通过建立QCM参数变化与被测粘弹性薄膜之间的关系,可以对其进行量化分析及表征。该文基于石英晶体本构方程,推导了在气相条件下,不考虑电容效应的粘弹性薄膜吸附的QCM等效BVD模型,给出了一个关于粘弹性薄膜物理性质的QCM等效参数与频率变化的显式表达,揭示了粘弹性薄膜的损耗模量和存储模量在气相中产生“额外质量效应”的物理现象。与Arnau给出的EBVD模型相比,该文推导的BVD模型具有更高的准确度。结果表明,该模型可被应用于气相粘弹性薄膜的特性分析。 相似文献
8.
为了解决晶体管寄生参数对逆F(F-1)类功率放大器效率的影响,采用了一种新型的输出谐波控制结构。首先,设计二次和三次谐波控制电路,同时将直流偏置电路加入二次谐波控制电路,降低了电路设计的复杂度。其次,为了解决寄生参数对F-1类功放本征漏极端阻抗的影响,采用一段串行微带线进行寄生补偿。最后,通过微带线和电容进行基波和负载之间的匹配。为验证方法的有效性,采用0.25μm氮化镓高电子迁移率晶体管(GaN HEMT)工艺,设计了一款工作在5.7 GHz~6.3 GHz的F-1类微波集成电路功放。版图后仿真结果显示,F-1类功放的漏极效率DE为57.2%~62.3%,功率附加效率PAE为51.8%~57.4%,饱和输出功率为39.0 dBm~40.4 dBm,增益为9.0 dBm~10.4 dBm。版图面积为3.2×1.7 mm2。 相似文献
9.
采用0.25 μm氮化镓高电子迁移率晶体管(GaN HEMT)工艺设计了一种全集成单片微波集成电路(MMIC)多尔蒂(Doherty)功率放大器(DPA)。采用了新型的拓扑结构,去除了传统DPA中主路放大器的阻抗变换器以及两路合成后的阻抗转换器,直接在主路输出匹配网络(OMN)中实现饱和点和回退点的阻抗的转换,采取适当的阻抗,与传统电路相比,降低了阻抗转换率,拓宽了频带。此外功率分配器也采用了新颖的拓扑结构,减少了元器件的使用,并且在DPA的匹配网络中使用集总电感的电容降低版图的面积。设计了一款工作在4.6~5.4 GHz的Doherty类功放,版图后仿真结果显示,饱和输出功率为40 dBm,饱和点漏极效率DE为58.9%~61.3%,6 dB回退点的漏极效率为38.3%~45%,增益为8.4~11.3 dB,版图面积为2.4 mm×1.1 mm。 相似文献
10.
研究了CMOS模拟集成电路的不同版图结构对电路性能的影响规律,探讨了不同版图结构对工艺波动的抑制作用.通过采用90 nm CMOS工艺设计了8种不同宽长比(W/L)的数模转换器(DAC),分别利用单栅与多指栅结构实现该DAC电流源输出驱动管阵列,并将其作为研究对象进行了分析.通过分析金属氧化物半导体场效应晶体管(MOSFET)阈值电压VTH和DAC输出电压Vout的实测数据,对CMOS模拟集成电路的最优版图设计方案进行了探讨.最后,利用本研究结果设计了一款90 nm工艺的低功耗CMOS运算放大器,相比传统版图结构,该放大器的工艺波动抑制能力提高了5.87%. 相似文献