C波段全集成GaN MMIC Doherty功率放大器设计

采用0.25 μm氮化镓高电子迁移率晶体管（GaN HEMT）工艺设计了一种全集成单片微波集成电路（MMIC）多尔蒂（Doherty）功率放大器（DPA）。采用了新型的拓扑结构,去除了传统DPA中主路放大器的阻抗变换器以及两路合成后的阻抗转换器,直接在主路输出匹配网络（OMN）中实现饱和点和回退点的阻抗的转换,采取适当的阻抗,与传统电路相比,降低了阻抗转换率,拓宽了频带。此外功率分配器也采用了新颖的拓扑结构,减少了元器件的使用,并且在DPA的匹配网络中使用集总电感的电容降低版图的面积。设计了一款工作在4.6~5.4 GHz的Doherty类功放,版图后仿真结果显示,饱和输出功率为40 dBm,饱和点漏极效率DE为58.9%~61.3%,6 dB回退点的漏极效率为38.3%~45%,增益为8.4~11.3 dB,版图面积为2.4 mm×1.1 mm。     

基于90 nm工艺节点的MOSFET版图失配研究

研究了CMOS模拟集成电路的不同版图结构对电路性能的影响规律,探讨了不同版图结构对工艺波动的抑制作用.通过采用90 nm CMOS工艺设计了8种不同宽长比(W/L)的数模转换器(DAC),分别利用单栅与多指栅结构实现该DAC电流源输出驱动管阵列,并将其作为研究对象进行了分析.通过分析金属氧化物半导体场效应晶体管(MOSFET)阈值电压VTH和DAC输出电压Vout的实测数据,对CMOS模拟集成电路的最优版图设计方案进行了探讨.最后,利用本研究结果设计了一款90 nm工艺的低功耗CMOS运算放大器,相比传统版图结构,该放大器的工艺波动抑制能力提高了5.87％.     

一种Ku波段宽调谐范围高输出功率的InGaP/GaAs HBT VCO

本文介绍了一种采用InGaP/GaAs HBT工艺实现的全集成应用于Ku波段的压控振荡器(VCO)。该VCO采用Colpitts结构,以达到宽调谐范围,并且该VCO取得了较高的输出射频功率。测试结果表明：该VCO的振荡频率为12.82 GHz～14.97 GHz,调谐范围为15.47%,输出射频功率为0.31 dBm～6.46 dBm,在载频13.9 GHz处相位噪声为-94.9 dBc/Hz@1 MHz。在5 V单电源直流偏置下该VCO的功耗为52.75 mW,其芯片尺寸为0.81 mm×0.78 mm。最后,本文对VCO的品质因数FOM指标进行了讨论。     

一种宽带的InGaP/GaAs HBT 再生频率分频器

A dynamic divide-by-two regenerative GaP/GaAs heterojunction bipolar transistors （HBTs） frequency divider （RFD） is presented in a 60-GHz-fT Intechnology. To achieve high operation bandwidth, active loads instead of resistor loads are incorporated into the RFD. On-wafer measurement shows that the divider is operating from 10 GHz up to at least 40 GHz, limited by the available input frequency. The maximum operation frequency of the divider is found to be much higher than fT/2 of the transistor, and also the divider has excellent input sensitivity. The divider consumes 300.85 mW from 5 V supply and occupies an area of 0.47 × 0.22 mm^2.     

一种C波段E类GaN MMIC功率放大器设计

基于0.25μm GaN HEMT设计了一种工作于C波段、结构简单、宽带高效的E类功率放大器。针对单片微波集成电路(MMIC)功率放大器设计中射频扼流圈所占面积较大且难以实现的问题,采用有限元直流馈电电感替代扼流圈电感,抑制晶体管寄生参数C_ds对最高工作频率的影响,并采用低Q值混合参数匹配网络,将功率放大器电路输入输出的最佳阻抗匹配到标准阻抗50Ω。版图后仿真结果表明,在4.1～4.9 GHz工作频段内,功率附加效率为51.309%～58.050%,平均增益大于11 dB,输出功率大于41 dBm。版图尺寸为2.7 mm×1.4 mm。     

基于神经网络的GaAs HBT器件模型研究

建立精确的模型是使用砷化镓异质结双极晶体管器件（GaAs HBT）设计集成电路的必要基础,传统经验模型建立过程复杂,在输出功率、增益、功率附加效率等功率特性方面的模拟精度不太高,给电路设计带来了一定的难度。本文利用径向基函数(RBF)神经网络算法和反向传播(BP)神经网络算法分别建立GaAs异质结双极晶体管器件的大信号模型。这些模型的训练和测试数据分别来自于测试的双端口散射参数,以及测试的直流特性和功率特性数据。然后将模型数据与实测结果进行对比,结果发现,基于神经网络的器件模型能够精确地模拟器件特性,而且RBF神经网络模型相比BP神经网络模型,误差更小,预测更精确。     

一种低功耗CMOS可编程模拟延时电路

提出了一种基于65 nm CMOS工艺的5位可编程模拟延时电路。采用1.2 V的电源电压和0.01 V的步进控制电压来实现方波输入信号的延时控制。利用Cadence软件对该延时电路进行了性能分析。仿真结果表明,在典型低阈值工艺角下,该延时电路利用5位延时控制信号达到了0.34 ns/LSB的最高延时分辨率和41.47 ns的最长输出延时,实现了对1 kHz~1 MHz范围的数字方波信号的有效延时控制。该延时电路适用于低频数据采集、数据存储等系统。     

用于图像传感器的自调节加速补偿锁相环设计

设计了一款用于高速图像传感器的可自调节、加速补偿CMOS电荷泵锁相环电路,通过在传统锁相环电路拓扑中,附加"双模式"逻辑时控的、低功耗加速充电补偿模块,实现了锁定时间与功耗的双重优化.基于180 nm/1.8 V CMOS工艺完成锁相环的电路设计和性能仿真,结果表明,基于所提出的加速补偿方案,改进后的锁相环可有效满足图像传感器对低功耗、高速、高频和低噪声输出特性的需求.在输入频率为1 GHz的参考信号时,压控振荡器可达到0.55～2.82 GHz,即2.27 GHz的频率范围,相位噪声为-98.149 dBc/Hz@1 MHz,锁定时间缩短至5.2μs,整体功耗仅为1.98 mW,同时输出的抖动噪声可低至2.81 μV/√Hz@1 MHz,多个性能指标优于所对比的同类锁相环电路.     

一种6-bit 3-Gsps GaAs HBT模数转换器

本文介绍了一种采用1 μm InGaP/GaAs HBT工艺实现的6-bit 3-Gsps模数转换器的设计和测试结果。这款单片折叠内插模数转换器采用高线性度的跟踪保持放大器提高了有效分辨率ENOB。该模数转换器的芯片尺寸为4.32 mm×3.66 mm。测试结果表明,该模数转换器在3-Gsps采样率的情况下,ENOB达到5.53,有效分辨率带宽为1.1 GHz,差分非线性误差和积分非线性误差的最大值分别为0.36 LSB和0.48 LSB。